
PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING DEVICE

Also published as: Publication number: WO9840871 (A1) Publication date: 1998-09-17 EP0923067 (A1) KIMURA MUTSUMI [JP]; SHIMODA TATSUYA [JP]; Inventor(s): EP0923067 (B1) KIGUCHI HIROSHI IJPI 🔁 US2002180721 (A1) Applicant(s): SEIKO EPSON CORP [JP]; KIMURA MUTSUMI [JP]; US6518962 (B2) SHIMODA TATSUYA IJPI: KIGUCHI HIROSHI IJPI TW397965 (B) Classification: - international: G09G3/30: G09G3/32: H05B33/08: G09G3/36: H01L27/32: more >> G09G3/30: G09G3/32: H05B33/02: G09G3/36: H01L27/28: (IPC1-7); G09G3/30; H05B33/08 Cited documents: - European: H05B33/08; G09G3/32A8C JP8227276 (A) Application number: WO1998JP00971 19980306 JP61045281 (A) Priority number(s): JP19970057858 19970312; JP19970233108 19970828 JP9064365 (A) JP4269790 (A) JP8054835 (A)

Abstract of WO 9840871 (A1)

A display device (100) includes, for every pixel, a current-driven light-emitting device (224), and a driving element (223) for controlling a driving current flowing through the light-emitting device in accordance with the voltage of a data signal. The display device further includes power-supply sections (13, 14) for supplying, via a power-supply wiring, power for causing the driving current to flow through the light-emitting device via the driving element, and signal wiring driving sections (11, 12) for supplying the data signal to the driving element via signal wirings (131, 132). Voltage regulating sections (16 to 23) regulate the power from the power-supply sections or the voltage of the data signal from the signal wiring driving sections, so that the quantity of the driving current flowing through the light-emitting device or the quantity of light emitted from the light-emitting device when a data signal of a predetermined voltage is supplied to the driving element via the signal wirings approaches to a predetermined reference value.



22a ... voltage control circuit 23 ... controller

Data supplied from the esp@cenet database - Worldwide

```
Family list
```

11 application(s) for: WO9840871

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

1 EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING DEVICE

Inventor: KIMURA MUTSUMI-SEIKO EPSON COR [JP]; SHIMODA TATSUYA-SEIKO EPSON

EC: H05B33/08; G09G3/32A8C IF
Publication info: DE69825402 (T2) — 2005-08-04

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

2 EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING

DEVICE
Inventor: KIMURA MUTSUMI [JP] : SHIMODA Applicant: SEIKO EPSON CORP [JP]

TATSUYA [JP] (+1)

EC: H05B33/08; G09G3/32A8C IPC: G09G3/30; G09G3/32; H05B33/08; (+9)

Publication info: EP0923067 (A1) — 1999-06-16 EP0923067 (A4) — 2000-02-23 EP0923067 (B1) — 2004-08-04

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

3 EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING

Inventor:

Inventor: Applicant:

EC: H05B33/08: G09G3/32A8C IPC: G09G3/30; G09G3/20; G09G3/32; (+9)

Publication info: JP3887826 (B2) — 2007-02-28

4 DISPLAY DEVICE AND ELECTRONIC EQUIPMENT

Inventor: KIMURA MUTSUMI; SHIMODA TATSUYA (+1)

Applicant: SEIKO EPSON CORP

Applicant: SEIKO EPSON CORP [JP]

EC: IPC: H01L51/50; G09G3/20; G09G3/30; (+8)

Publication info: JP2004038209 (A) — 2004-02-05 JP3985763 (B2) — 2007-10-03

5 DISPLAY DEVICE AND ELECTRONIC EQUIPMENT
Inventor: KIMURA MUTSUMI; SHIMODA Applicant: SEIKO EPSON CORP

TATSUYA (+1)

IPC: H01L51/50; G09G3/20; G09G3/30; (+8)

Publication info: JP2004038210 (A) — 2004-02-05 JP3988707 (B2) — 2007-10-10

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

6 APPARATUS

Inventor: KIMURA MUTSUMI; SHIMODA TATSUYA (+1)

Applicant: SEIKO EPSON CORP

EC: IPC: G09G3/30; G09G3/20; H01L51/50; (+3)

Publication info: JP2006309260 (A) — 2006-11-09 JP3988794 (B2) — 2007-10-10

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

7 EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING DEVICE

Inventor: KIMURA MUTSUMI [KR] ; SHIMODA Applicant: SEIKO EPSON CORP [KR] TATSUYA [KR] (+1)

EC: H05B33/08; G09G3/32A8C IPC: G09G3/30; G09G3/32; H05B33/08; (+8)
Publication info: KR20000010923 (A) — 2000-02-25

Pixel circuits, display devices and electronic instruments

with current-driven light-emitting elements

Inventor: KIMURA MATSUMI [JP]; SHIMODA Applicant: SEIKO EPSON CORP [JP] TATSUYA [JP] (+1)

IPC: G09G3/30; G09G3/32; H05B33/08; (+8)

Publication info: TW397965 (B) - 2000-07-11

EC: H05B33/08: G09G3/32A8C

PIXEL CIRCUIT DISPLAY APPARATUS AND ELECTRONIC 9 APPARATUS EQUIPPED WITH CURRENT DRIVING TYPE

LIGHT-EMITTING DEVICE Inventor: KIMURA MUTSUMI [JP]; SHIMODA Applicant: KIMURA MUTSUMI,; SHIMODA

TATSUYA [JP] (+1) TATSUYA, (+2) EC: H05B33/08; G09G3/32A8C IPC: G09G3/30: G09G3/32: H05B33/08: (+8)

Publication info: US2002180721 (A1) - 2002-12-05

US6518962 (B2) - 2003-02-11

10 Pixel circuit, display apparatus and electronic apparatus equipped with current driving type light-emitting device

Inventor: KIMURA MUTSUMI [JP]; SHIMODA Applicant: SEIKO EPSON CORP [JP] TATSUYA [JP] (+1)

EC: G09G3/32A8C: H05B33/08 IPC: G09G3/32: H05B33/08: G09G3/36; (+4)

Publication info: US2003063081 (A1) - 2003-04-03 US7362322 (B2) - 2008-04-22

PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC

11 EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING DEVICE

Inventor: KIMURA MUTSUMI [JP]; SHIMODA Applicant: SEIKO EPSON CORP [JP]; KIMURA TATSUYA [JP] (+1) MUTSUMI [JP1 (+2) EC: H05B33/08: G09G3/32A8C IPC: G09G3/30: G09G3/32: H05B33/08: (+9)

Publication info: WO9840871 (A1) - 1998-09-17

Data supplied from the esp@cenet database - Worldwide

世界知的所有権機関 国際事務局 特許協力条約に基づいて公開された国際出願




(51) 国際特許分類6 G09G 3/30, H05B 33/08	A1	(11) 国際公開番号	WO98/40871
		(43) 国際公開日	1998年9月17日(17.09.98)
(21) 国際出願番号 PCT/// (22) 国際出願番号 1998年3月6目 (30) 僅先権データ 特額平9/57858 1997年3月12日(12.03.97) 特額平9/233108 1997年8月28日(28.08.97) (71) 出版人 (米国を除くすべての指定国について) セイコーエブンン株式会社 (SEKO BPSON CORPORATION)[JP/JP] 下163-0811 東米葡萄帝区南部省二丁目4番1号 Tokyo (72) 発明者: 33.1-U** (72) 発明者: 33.1-U** (72) 発明者: 183.1-U** (73) 発明者: 183.1-U** (75) 発明者: 183.1-U** 下日達也(SIIMOA)、 Tatsusy)[JP/JP/JP/JP/JP/JP/JP/JP/JP/JP/JP/JP/JP/J	, (Љ)	ES, FI, FR, GB, GR, IE, IT, LU,	

(54)Title: PIXEL CIRCUIT, DISPLAY DEVICE AND ELECTRONIC EQUIPMENT HAVING CURRENT-DRIVEN LIGHT-EMITTING DEVICE

(54)発明の名称 電流駆動型発光素子を備えた両素回路、表示装置及び電子機器

(57) Abstract

display device (100) includes, for every pixel, a current driven lightentiting drive (224), and a driving element (223) for controlling a drive current flowing through the light-entiting device in accordance with the voltage of a data signal. The display device further includes power-supply sections (13, 14) for supplying, via a power-supply wring, power for causing the driving current to flow through the light-entiting device via the driving element, and signal wring driving sections (11, 12) for supplying the data signal to the driving element via signal wrings (131, 132). Voltage regulating sections (16 to 23) regulate the power from the power-supply sections or the quantity of the driving current flowing through the light-entiting device or the quantity of the driving current flowing through the light-entiting device or the quantity of the driving current flowing through the light-entiting device when a data signal of not approaches to a predetermined voltage is supplied to the driving element via signal or a procedure in predetermined reference value.



11 ... scanning line driving circoit

12 ... signal line driving circuit

13 ... common electrode driving circuit

14 ... counter-electrode driving circuit

15 ... display area

16 ... current quantity measuring unit

21a ... comparison circoit

22a ... voltage control circuit

23 ... controller

(57) 要約

表示装置(100)は、電流駆動型の発光素子(224)と、発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子(223)とを圖素毎に備える。表示装置は、発光素子に駆動電流を駆動素子を介して流すための電源を電源配線を介して供給する電源部(13、14)と、駆動素子にデータ信号を信号配線(131、132)を介して供給する信号配線駆動部(11、12)とを備える。そして、電圧調整部(16~23)は、信号配線を介して所定電圧のデータ信号を駆動素子に供給したときに発光素子を流れる駆動電流の電流量又は発光素子から発せられる光の発光量が所定基準値に近付くように、電源部からの電源又は信号配線駆動部からのデータ信号の電圧を調整する。

明細書

電流駆動型発光素子を備えた画素回路、表示装置及び電子機器

技術分野

本発明は、有機のエレクトロルミネッセンス素子(以下、有機EL素子と称す) 等の電流駆動型発光素子及びこれを駆動する薄膜トランジスタ等の駆動素子を備 えて構成される画素回路、及びこのような画素回路を各画素に備えて構成される 表示装置、並びにこれらを備えた電子機器の技術分野に関し、特に、電流駆動型 発光素子や駆動素子の経時劣化の影響を補正することが可能な駆動回路及び表示 装置並びにこれらを備えた電子機器の技術分野に関する。

背景技術

この種の表示装置として、薄膜トランジスタ(以下、TFTと称す)を駆動素子として用いて有機EL素子等の電流駆動型発光素子を駆動する方式の表示装置は、例えば以下のように構成されている。即ち、走査線駆動回路及び信号線駆動回路から、表示領域内の信号線及び走査線に対し夫々、表示すべき画像に対応するデータ信号及び走査信号が供給される。他方、共通電極駆動回路及び対向電極駆動回路から、表示領域内にマトリクス状に規定された複数の画素の夫々に設けられた駆動用TFTを介して各画素における画素電極と対向電極との間に電圧が印加される。そして、各画素の駆動用TFTにより、走査線から走査信号が供給されるダイミングで、信号線から供給されるデータ信号の電圧に応じて、画素電極及び対向電極関に配置された電流駆動型発光素子を流れる電流を制御するように機成されている。

より具体的には例えば、各画素には、スイッチング用TFTが設けられ、その ゲートに走査線から走査信号が供給されると、そのソース及びドレインを介して 信号線からのデータ信号を駆動用TFTのゲートに供給する。駆動用TFTのソ ース及びドレイン間のコンダクタンスは、このようにゲートに供給されたデータ 信号の電圧(即ち、ゲート電圧)に応じて制御(変化)される。この際、ゲート

電圧は、当該ゲートに接続された保持容量によりデータ信号が供給された期間よりも長い期間に亘って保持される。そして、このようにコンダクタンスが制御されるソース及びドレインを介して駆動電流を有機EL素子等に供給することにより、有機EL素子等を駆動電流に応じて駆動するように構成されている。

特にこのように駆動用TFTを備えた有機EL素子は、大型・高精細・広視角・ 低消費電力の表示パネルを実現するための電流制御型発光素子として(以下、T FT一〇FLDと表記する)として有望視されている。

発明の開示

しかしながら、有機EL素子等の電流駆動型発光素子においては、素子内を駆動電流が流れるために、大なり小なり経時劣化が存在する。例えば、有機EL素子の場合には、顕著な経時劣化が存在すると報告されている(Jpn. J. Appl. Phys., 34, L824 (1995))。有機EL素子の経時劣化は、2種類に大別される。一つは、有機EL素子に印加される電圧に対して、電流量が低下する劣化である。もう一つは、有機EL素子に印加される電圧或いは有機EL素子を流れる電流に対して発光量が低下する劣化である。また、これらの経時劣化は、有機EL素子毎にパラツキをもって発生する。更に、TFTIOELでは、駆動素子としてのTFTを流れる電流によりTFTの経時劣化が発生することもある。

このため、TFT-OELを用いた表示装置では、このような有機EL素子や 駆動用TFTの経時劣化が生じたときに、画質劣化が問題となる。すなわち、電 流量が低下する劣化や発光量が低下する劣化は、画面輝度の低下を招き、電流量 の低下のパラツキや発光量の低下のパラツキは、画面ムラを生じさせる。特に、 これらの劣化は、製造時における有機EL素子の発光特性、駆動用TFTの電圧 電流特性やしきい値特性のパラツキ、表示パターンの履歴等に依存するため、表 示装器全体の画質劣化につながると同時に、画面ムラの原因となるのである。

ここで、例えば特開平05-019234号公報には、液晶表示パネルの背面 光源 (パックライト)としてEL素子を用いて、該EL素子により背後から照ら された液晶表示パネル全体の明るさが低下しないように該EL素子の輝度を検知 して、背面光源全体の劣化を補正する技術が開示されている。しかしながら、こ

の技術は、液晶表示パネルに関するものであり、且つE L 素子が表示素子として 各画素に設けられている訳ではなく、単なる背面光源として用いられており、根 本的に本願発明の技術分野とは異なる技術分野に関するものである。そして、各 画素に有機E L 素子等の電流駆動型発光素子を備えて構成される表示装置におい て、上述のような経時劣化を補正する有効な技術は提案されていない。更に、こ のような電流駆動型発光素子を各画素に備えた表示装置において、電流駆動型発 光素子や駆動用TFTにおける経時劣化を補正することにより表示装置の寿命を 延ばす或いは表示品質を向上させるという技術的課題自体が当業者間で認識され ていないのが現状である。

そこで、本発明は、電流駆動型発光素子における電流量や発光量が低下する経 時劣化が発生した場合や該経時劣化がパラツキをもって発生した場合に、その経 時劣化を適宜補正し、画面輝度の低下や画面ムラを低減することが可能な電流駆 動型発光素子を備えた画素回路及び表示装置並びにこれらを備えた電子機器を提 供することを技術的課題とする。

(1) 本発明の第1の表示装置は上述の技術的課題を解決するために、画素毎に設けられた電流駆動型の発光素子と、該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧に応じて側御する駆動素子と、前記発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配線を介して供給する電源部と、前記配場素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、前記信号配線を介して所定電圧のデータ信号を前記駆動素子に供給したときに前記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電源及び前記信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧を調整する電圧調整部とを備えたことを特徴とする。

第1の表示装置によれば、電源部からの電源供給により、発光素子には、駆動 電流が駆動素子を介して流れる。他方、駆動素子には、データ信号が信号配線駆 動部から信号配線を介して供給される。そして、駆動素子により、発光素子に流 れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動 型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、

例えば非表示期間において信号配線を介して所定電圧のデータ信号が駆動素子に 供給されたときに、電圧調整部により、発光素子を流れる駆動電流の電流量又は 発光素子から発せられる光の発光量が所定基準値(即ち、基準電流量又は基準発 光量)に近付くように、電源部における電源及び信号配線駆動部におけるデータ 信号のうち少なくとも一方の電圧が調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して駆動電流が流れ難くなったり、発光素子が発光し難くなったりしても、 当該発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。即ち、発 光素子や駆動素子の経時劣化による駆動電流量や発光量の低下を、電圧調整部に よる電圧調整により適宜補正できる。

更に、電圧調整部による電圧調整を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラッキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。即ち、発光素子や駆動素子の特性のバラッキによる駆動電流量や発光量のバラッキを適宜補正できる。

以上の結果、第1の表示装置によれば、有機EL素子等の電流駆動型の発光素 子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の 経睛劣化や特性パラツキによる画面輝度の低下や画面ムラを低減できる。

(2) 第1の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース 及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、 そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御(変化) される。従って、このソース及びドレイン間を介して発光素子に流れる駆動電流 を、データ信号の電圧に応じて制御することができる。

(3) 第1の表示装置の他の態様では、前記電圧調整部は、前記所定電圧のデータ信号を前記駆動素子に供給したときの前記駆動電流の電流量を測定する電流量測定部と、該測定された電流量が予め設定された基準電流量に近付くように前記少なくとも一方の電圧を調整する電圧側御部とを備える。

この態様によれば、所定電圧のデータ信号を駆動素子に供給したときの駆動電流の電流量が、電流量測定部により測定される。そして、該測定された電流量が 予め設定された基準電流量に近付くように、データ信号の電圧又は駆動電流の電 源電圧が電圧制御紙により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して駆動電流が流れ難くなっても、当該発光素子における駆動電流量は、 ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性 にパラツキがあったとしても、データ信号の電圧調整を画素毎に個別に行うよう にすれば、当該複数の画素の発光素子における駆動電流量をほぼ一定にできる。

(4) 第1の表示装置の他の態様では、前記電圧調整部は、前記所定電圧のデータ信号を前記駆動索子に供給したときの前記発光量を測定する発光量測定部と、 該測定された発光量が予め設定された基準発光量に近付くように前記少なくとも 一方の電圧を調整する電圧制御部とを備える。

この態様によれば、所定電圧のデータ信号を駆動素子に供給したときの発光素 子の発光量が、発光量測定部により測定される。そして、該測定された発光量が 予め設定された基準発光量に近付くように、データ信号の電圧又は駆動電流の電 源電圧が電圧制御部により調整される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して発光素子が発光し難くなっても、当該発光素子における発光量は、ほ ほ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性や 電流発光特性にパラツキがあったとしても、データ信号の電圧調整を画素毎に個 別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一 定にできる。

(5) 第1の表示装置の他の態様では、表示期間に先立つ非表示期間に、前記 少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラ を更に備える。

この態様によれば、コントローラによる制御下で、表示期間に先立つ非表示期間に、データ信号の電圧又は駆動電流の電源電圧が電圧調整部により調整される。 従って、表示期間の一部を測定のために占有しなくて済むと同時に、電圧調整部

により適宜電圧調整をしながら、調整動作により表示期間における画像表示に悪 影響を及ぼすことはない。また、発光素子や駆動素子における経時劣化の進行速 度に鑑みれば、例えば、電源投入時などの非表示期間毎に電源調整部による調整 を行えば十分である場合が多い。

(6) 本発明の第2の表示装置は上述の技術的課題を解決するために、表示領域において画素毎に設けられた電流駆動型の表示用発光素子と、該画素毎に設けられており前記表示用発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子と、前記表示用発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配線を介して供給する電源部と、前記駆動素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、モニタ用領域に設けられており前記表示用発光素子と同様に電流駆動される電流駆動型のモニタ用発光素子と、該モニタ用発光素子における電流量及び発光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電源及び前記信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧を調整する電圧調整部とを備えたことを特徴とする。

第2の表示装置によれば、電源部からの電源供給により、表示用発光素子には、駆動電流が駆動業子を介して流れる。他方、駆動素子には、データ信号が信号配線駆動館から信号配線を介して供給される。そして、駆動素子により、表示用発光素子に流れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動型の表示用発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、例えば非表示期間において信号配線を介して所定電圧のデータ信号が駆動素子に供給されたときに、電圧調整部により、表示用発光素子と同様に電流駆動される電流駆動型のモニタ用発光素子における電流量又は発光量が所定基準値(即ち、基準電流量又は基準発光量)に近付くように、電源部における電源及び信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧が調整される。ここで特に、モニタ用領域に設けられたモニタ用発光素子は、表示領域に設けられた表示用発光素子と同様に電流駆動されるため、モニタ用発光素子における経時劣化と類似或いは同様の傾向を持つと考察される。

従って、表示用発光素子や駆動素子の経時劣化により、表示用発光素子や駆動 素子の抵抗が増加等して駆動電流が流れ難くなったり、表示用発光素子が発光し 難くなったりしても、当該表示用発光素子における駆動電流量或いは発光量は、 ほぼ一定とされる。即ち、表示用発光素子や駆動素子の経時劣化による駆動電流 量や発光量の低下を、モニタ用発光素子における電流量や発光量に基づく電圧調 容能の電圧調整により適宜補正できる。

更に、電圧調整部による電圧調整を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にバラッキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。即ち、発光素子や駆動素子の特性のバラッキによる駆動電流量や発光量のバラッキを適宜補正できる。

以上の結果、第2の表示装置によれば、有機EL素子等の電流駆動型の発光素 子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の 経時宏化や特性パラツキによる画面輝度の低下や画面ムラを低減できる。

(7) 第2の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース 及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、 そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御(変化) される。従って、このソース及びドレイン間を介して表示用発光素子に流れる駆 動電流を、データ信号の電圧に応じて制御することができる。

(8) 第2の表示装置の他の態様では、前記電圧調整部は、前記電ニタ用発光 素子における電流量を測定する電流量測定部と、該測定された電流量が予め設定 された基準電流量に近付くように前記少なくとも一方の電圧を調整する電圧制御 部とを備える。

この態様によれば、モニタ用発光素子における電流量が、電流量測定部により 測定される。そして、該測定された電流量が予め設定された基準電流量に近付く ように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整され る。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して駆動電流が流れ難くなっても、当該発光素子における駆動電流量は、 ほぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性 にパラツキがあったとしても、電圧調整を画素毎に個別に行うようにすれば、当 該複数の画素の飛光素子における駆動電流量をほぼ一定にできる。

(9) 第2の表示装置の他の態様では、前記電圧調整部は、前記モニタ用発光 素子における発光量を測定する発光量測定部と、該測定された発光量が予め設定 された基準発光量に近付くように前記少なくとも一方の電圧を調整する電圧制御 部とを備える。

この態様によれば、モニタ用発光素子における発光量が、発光量測定部により 測定される。そして、該測定された発光量が予め設定された基準発光量に近付く ように、データ信号の電圧又は駆動電流の電源電圧が電圧制御部により調整され る。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して発光素子が発光し難くなっても、当該発光素子における発光量は、ほ ぼ一定とされる。更に、複数の画素間で、発光素子や駆動素子の電圧電流特性や 電流発光特性にパラツキがあったとしても、データ信号の電圧調整を画素毎に個 別に行うようにすれば、当該複数の画素の発光素子における駆動電流量をほぼ一 定にできる。

(10) 第2の表示装置の他の態様では、表示期間に先立つ非表示期間に前記 少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラ を更に備える。

この態様によれば、コントローラによる制御下で、表示期間に先立つ非表示期間に、データ信号の電圧又は駆動電流の電源電圧が電圧調整部により調整される。 従って、電圧調整部により適宜電圧調整をしながらも、調整動作により表示期間 における画像表示に悪影響を及ぼすことはない。

(11) 第2の表示装置の他の態様では、前記表示用発光素子と前記モニタ用 発光素子とが、同一の基板上に形成されている。

この態様によれば、表示用発光素子とモニタ用発光素子とを類似或いは同様の

環境で動作させることにより、両者における経時劣化の傾向を類似した或いは同様のものにできる。従って、モニタ用発光素子における電流量や発光量に基づいて表示用発光素子についての電圧調整を精度良く行うことができる。

(12) 第2の表示装置の他の態様では、前記表示用発光素子と前記モニタ用 発光素子とが、同一の製造工程により形成されている。

この態様によれば、モニタ用発光素子を製造するために、別途製造工程を必要 としないので製造上有利である。しかも、比較的容易に表示用発光素子の特性と モニタ用発光素子の特性とを類似或いは同様のものとすることができる。従って、 両者における経時劣化の傾向を類似した或いは同様のものにできる。

(13) 第2の表示装置の他の態様では、前記電源部は、表示期間に前記表示 用発光素子及び前記モニタ用発光素子の両方に前記駆動電流を流すための電源を 供給する。

この態様によれば、表示期間には、表示用発光素子及びモニタ用発光素子の両 方に駆動電流が流されるので、両者における経時劣化の傾向を類似した或いは同 様のものにできる。

(14) 本発明の画素回路は上述の技術的課題を解決するために、少なくとも データ信号が供給される信号配線並びに駆動電流を流すための電源が供給される 第1及び第2給電線が設けられた表示装置の表示領域を構成するマトリクス状の 複数の画素の各々に設けられる画素回路であって、前記第1及び第2給電線間に 接続された電流駆動型の発光素子と、前記第1及び第2給電線間に前記発光素子 と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動 電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第1薄膜ト ランジスタ(カレント制御用の薄膜トランジスタ)と、前記駆動電流の電流量の 域少及び前記発光素子の発光量の減少のうち少なくとも一方に応じて前記駆動電 流を増加させる駆動電流補償素子とを備えたことを特徴とする。

本発明の画素回路によれば、第1及び第2給電線からの電源供給により、発光 素子には、駆動電流が第1薄膜トランジスタのソース及びドレインを介して流れ る。他方、第1薄膜トランジスタのゲートには、データ信号が信号配線を介して 供給される。そして、第1薄膜トランジスタのソース及びドレイン間のコンダク

タンスがゲート電圧により制御 (変化) され、発光素子に流れる駆動電流がデータ信号の電圧に応じて制御されることになる。これらの結果、電流駆動型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。そして、このように流れる駆動電流は、駆動電流補償素子により、駆動電流の電流量又は発光素子の発光量の減少に応じて増加させられる。

従って、発光素子や第1薄膜トランジスタの経時劣化により、発光素子や第1 薄膜トランジスタの抵抗が増加等して駆動電流が流れ難くなったり、発光素子が 発光し難くなったりしても、当該発光素子における駆動電流量或いは発光量は、 ほぼ一定とされる。即ち、発光素子や第1薄膜トランジスタの経時劣化による駆動 動電流量や発光量の低下を、駆動電流補償素子による抵抗減少等による駆動電流 を増加させる作用により自動的に補正できる。

更に、このような補正は複数の画素について個別に行われるので、複数の画素 間で、発光素子や第1 薄膜トランジスタの電圧電流特性や電流発光特性にバラツ キがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光 量を、ほぼ一定にできる。即ち、発光素子や第1 薄膜トランジスタの特性のバラ ツキによる駆動電流量や発光量のバラツキを自動的に補正できる。

以上の結果、本発明の画素回路によれば、有機 E L 素子等の電流駆動型の発光 素子を第1薄膜トランジスタにより駆動する画素回路において、各素子の経時劣 化や特性パラツギによる画面輝度の低下や画面ムラを低減できる。

(15) 画素回路の一つの態様では、前記信号配線は、前記データ信号が供給される信号線及び走査信号が供給される走査線を含み、前記走査信号がゲートに 供給されると共にソース及びドレインを介して前記データ信号が前記第1薄膜ト ランジスタのゲートに供給されるように接続された第2薄膜トランジスタ (スイッチング用の薄膜トランジスタ) を更に備える。

この態様によれば、走査線を介して走査信号が第2 蒋膜トランジスタのゲート に供給されると、当該第2 蒋膜トランジスタのソース及びドレイン間は導通状態 とされる。これと並行して、信号線を介してデータ信号が第2 蒋膜トランジスタ のソース又はドレインに供給されると、該第2 蒋膜トランジスタのソース及びド レインを介して、データ信号が第1 蒋膜トランジスタのゲートに供給される。

(16) 画素回路の他の態様では、前記駆動電流補償素子は、前記発光素子の 両端の電圧と前記駆動電流の電流量との関係に依存して、前記第1給電線と前記 第2給電線との間の抵抗を調整する。

この態様によれば、発光素子の両端の電圧と駆動電流の電流量との関係に依存 して、第1給電線と第2給電線との間の抵抗が駆動電流補償素子により調整され ることにより、駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。 (17) この電圧と電流量との関係に依存して調整する態様では、前記第1給

電線の電位は、前記第2給電線よりも高電位に設定されており、前記駆動電流補 償案子は、ゲートが前記発光業子の前記第1給電線側の電極に接続され、ソース 及びドレインが前記発光素子と前記第2給電線との間に前記発光素子と直列に接 続されたnチャネル型の第1の補正用薄膜トランジスタを含むように構成しても よい。

この場合、第1給電線と第2給電線との間の抵抗が、nチャネル型の第1の補 正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該 駆動電流が増加させられる。

(18) 或いは、この電圧と電流量との関係に依存して調整する態様では、前 記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記駆 動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に接続され、 ソース及びドレインが前記発光素子と前記第2給電線との間に前記発光素子と直 列に接続されたpチャネル型の第1の補正用薄膜トランジスタを含むように構成 してもよい。

この場合、第1給電線と第2給電線との間の抵抗が、pチャネル型の第1の補 正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該 駆動電流が増加させられる。

(19) 或いは、この電圧と電流量との関係に依存して調整する態様では、前 記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記駆 動電流補償素子は、ゲートが前記免光素子の前記第2給電線側の電極に接続され、 ソース及びドレインが前記免光素子と前記第1給電線との間に前記免光素子と直 列に接続されたpチャネル型の第2の補正用薄膜トランジスタを含むように構成

してもよい。

この場合、第1給電線と第2給電線との間の抵抗が、pチャネル型の第2の補 正用薄膜トランジスクにより調整されて、駆動電流の電流量の減少に応じて当該 駆動電流が増加させられる。

(20) 或いは、この電圧と電流量との関係に依存して調整する態様では、前 記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記駆 動電流補償素子は、ゲートが前記免光素子の前記第2給電線側の電極に接続され、 ソース及びドレインが前記免光素子と前記第1給電線との間に前記免光素子と直 列に接続されたロチャネル型の第2の補正用薄膜トランジスタを含むように構成 してもよい。

この場合、第1給電線と第2給電線との間の抵抗が、nチャネル型の第2の補 正用薄膜トランジスタにより調整されて、駆動電流の電流量の減少に応じて当該 駆動電流が増加させられる。

(21) 画素回路の他の態様では、前記第1 薄膜トランジスタのゲートに接続 されており、前記第1 薄膜トランジスタのゲート電圧を保持する保持容量を更に 備える。

この態様によれば、データ信号が供給された後の第1 薄膜トランジスタのゲート 電圧は、保持容量により保持される。従って、データ信号を与える期間よりも 長い期間に亘って、第1 薄膜トランジスタのソース及びドレインを介して駆動電 流を流すことが可能となる。

(22) この保持容量を備えた態様では、前記駆動電流補償素子は、前記発光 素子の両端の電圧と前記駆動電流の電流量との関係に依存して、前記第1及び第 2 鈴雷線の一方と前記保持容量との間の抵抗を調整するように構成してもよい。

この態様によれば、発光素子の両端の電圧と駆動電流の電流量との関係に依存 して、第1又は第2給電線と保持容量との間の抵抗が駆動電流補償素子により調 整されることにより、駆動電流の電流量の減少に応じて当該駆動電流が増加させ られる。

(23) このように給電線と保持容量との間の抵抗を調整する態様では、前記 第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記駆動

電流補償素子は、ゲートが前記発光素子の前記第1 給電線側の電極に接続され、 ソース及びドレインが前記保持容量と前記第1 給電線との間に接続された、前記 第1 蒋膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜トランジス タを含れように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1薄膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜トランジスタにより調整されて、第1給電線から第2給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

(24) 或いは、このように給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第1給電線との間に接続された、前記第1薄膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1薄膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜トランジスタにより調整されて、第2給電線から第1給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

(25) 或いは、このように給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に接続され、ソース及びドレインが前記保持容量と前記第2給電線との間に接続された、前記第1薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄膜トランジスタにより調整されて、第1給電線から第2給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

(26) 或いは、このように給電線と保持容量との間の抵抗を調整する態様で

は、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、 前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に接 続され、ソース及びドレインが前記保持容量と前記第2給電線との間に接続され た、前記第1薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄膜 トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄膜トランジスタにより調整されて、第2給電線から第1給電線に向かって流れる駆動電流の電流量の減少に応じて当該駆動電流が増加させられる。

(27) 画素回路の他の態様では、前記駆動電流補償素子は、前記発光素子の 両端の電圧と前記発光量との関係に依存して、前記第1給電線と前記第2給電線 との間の抵抗を調整する。

この態様によれば、発光素子の両端の電圧と発光量との関係に依存して、第1 給電線と第2給電線との間の抵抗が駆動電流補償素子により調整されることによ り、発光素子の発光量の減少に応じて当該駆動電流が増加させられる。

(28) 更に、上述の保持容量を備えた態様では、前記駆動電流補償素子は、 前記発光素子の両端の電圧と前記発光量との関係に依存して、前記第1及び第2 給番線の一方と前記保持容量との間の抵抗を調整するように構成してもよい。

この態様によれば、発光素子の両端の電圧と発光量との関係に依存して、第1 又は第2給電線と保持容量との間の抵抗が駆動電流補償素子により調整されることにより、発光量の減少に応じて当該駆動電流が増加させられる。

(29) このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記第1薄膜トランジスタは、pチャネル型であり、前記駆動電流補債素子は、前記保持容量と前記第1給電線との間に接続された第1の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1の補正用薄膜 フォトダイオードにより調整されて、pチャネル型の第1薄膜トランジスタに対 し第1給電線から第2給電線に向かって流れる駆動電流が発光量の減少に応じて

増加させられる。

(30) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記第1薄膜トランジスタは、pチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第1 給電線との間に接続された第5の補正用薄膜トランジスタを含むように構成してまよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第5の補正用薄膜 トランジスタにより調整されて、pチャネル型の第1薄膜トランジスタに対し第 1給電線から第2給電線に向かって流れる駆動電流が発光量の減少に応じて増加 させられる。

(31) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記第1薄膜トランジスタは、ハチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第1給電線との間に接続された第1の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第1の補正用薄膜 フォトダイオードにより調整されて、ロチャネル型の第1薄膜トランジスタに対 し第2給電線から第1給電線に向かって流れる駆動電流が発光量の減少に応じて 増加させられる。

(32) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記第1薄膜トランジスタは、ロチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第1 給電線との間に接続された第5の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第5の補正用薄膜 トランジスタにより調整されて、nチャネル型の第1薄膜トランジスタに対し第 2 絵雷線から第1絵雷線に向かって流れる駆動電流が発光量の減少に応じて増加

させられる。

(33) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記第1薄膜トランジスタが、ロチャネル型であり、前記駆動電流補償業子は、前記保持容量と前記第2給電線との間に接続された第2の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第2の補正用薄膜 フォトダイオードにより調整されて、ロチャネル型の第1薄膜トランジスタに対 し第1給電線から第2給電線に向かって流れる駆動電流が発光量の減少に応じて 増加させられる。

(34) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、前記第1薄膜トランジスタが、nチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第2 給電線との間に接続された第6の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第6の補正用薄膜トランジスタにより調整されて、nチャネル型の第1薄膜トランジスタに対し第 1給電線から第2給電線に向かって流れる駆動電流が発光量の減少に応じて増加 させられる。

(35) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記第1薄膜トランジスタが、pチャネル型であり、前記駆動電流補償素子は、前記保持容量と前記第2給電線との間に接続された第2の補正用薄膜フォトダイオードを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第2の補正用薄膜 フォトダイオードにより調整されて、pチャネル型の第1薄膜トランジスタに対 し第2給電線から第1給電線に向かって流れる駆動電流が発光量の減少に応じて 増加させられる。

(36) 或いは、このように電圧と発光量との関係に依存して給電線と保持容量との間の抵抗を調整する態様では、前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、前記第1薄膜トランジスタが、pチャネル型であり、前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第2給電線との間に接続された第6の補正用薄膜トランジスタを含むように構成してもよい。

この場合、第1又は第2給電線と保持容量との間の抵抗が、第6の補正用薄膜 トランジスタにより調整されて、pチャネル型の第1薄膜トランジスタに対し第 2給電線から第1給電線に向かって流れる駆動電流が発光量の減少に応じて増加 させられる。

(37) 画素回路の他の態様では、前記駆動電流補償素子は、前記第1薄膜トランジスタと同一の製造工程により形成される薄膜トランジスタを含む。

この態様によれば、駆動電流補償素子を製造するために、別途製造工程を必要 としないので製造上有利である。

(38) 本発明の第3の表示装置は上述の技術的課題を解決するために、 画素 毎に設けられた電流駆動型の発光素子と、 該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧に応じて制御する駆動素子と、前記発光素子に流れる駆動電流を前記駆動素子を介して流すための電源を電源配線を介して 供給する電源部と、 画像信号源から入力される画像信号に対応する電圧を持つデータ信号を信号線を介して前記駆動素子に供給する信号線駆動回路と、 前記信号線を介して所定電圧のデータ信号を前記駆動素子に供給したときに前記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発光量のうち少なくとも一方を測定する測定部と、前記画像信号源と前記信号線駆動回路との間に介在しており前記測定された電流量及び発光量の少なくとも一方が所定基準値に近付くように前記画像信号を補正した後に前記信号線駆動回路に入力する補正回路とを備えたことを特徴とする。

第3の表示装置によれば、電源部からの電源供給により、発光素子には、駆動 電流が駆動素子を介して流れる。他方、駆動素子には、画像信号源から入力され 画像信号に対応する電圧を持つデータ信号が、信号線駆動回路から信号線を介し

て供給される。そして、駆動素子により、発光素子に流れる駆動電流がデータ信号の電圧に応じて制御される。これらの結果、電流駆動型の発光素子は、駆動電流によりデータ信号の電圧に対応して発光する。ここで、例えば非表示期間において信号線を介して所定電圧のデータ信号が駆動素子に供給されたときに、測定部により、発光素子を流れる駆動電流の電流量又は発光素子の発光量が測定される。このように測定された電流量又は発光量が所定基準値(即ち、基準電流量又は基準発光量)に近付くように、画像信号が補正回路により補正される。そして、補正された画像信号が信号線駆動回路に入力される。従って、駆動素子には、補正された画像信号に対応する電圧を持つデータ信号が、信号線駆動回路から信号線を介して供給される。

従って、発光素子や駆動素子の経時劣化により、発光素子や駆動素子の抵抗が 増加等して駆動電流が流れ難くなったり、発光素子が発光し難くなったりしても、 当該発光素子における駆動電流量或いは発光量は、ほぼ一定とされる。

更に、補正回路による補正を複数の画素について個別に行うようにすれば、複数の画素間で、発光素子や駆動素子の電圧電流特性や電流発光特性にパラツキがあったとしても、当該複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。

以上の結果、第3の表示装置によれば、有機EL素子等の電流駆動型の発光素 子を薄膜トランジスタ等の駆動素子により駆動する表示装置において、各素子の 経時劣化や特性パラツキによる画面輝度の低下や画面ムラを低減できる。

(39) 第3の表示装置の一つの態様では、前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流が流れる薄膜トランジスタからなる。

この態様によれば、薄膜トランジスタのゲートにデータ信号が供給されると、 そのソース及びドレイン間のコンダクタンスは、ゲート電圧により制御(変化) される。従って、このソース及びドレイン間を介して発光素子に流れる駆動電流 を、データ信号の電圧に応じて制御することができる。

(40) 第3の表示装置の他の態様では、前記測定された電流量及び発光量の 少なくとも一方を記憶するメモリ装置を更に備えており、前記補正回路は、該記

憶された電流量及び発光量の少なくとも一方に基づいて前記画像信号を補正する。 この態様によれば、測定された電流量又は発光量は、メモリ装置に記憶される。 そして、画像信号は、該記憶された電流量又は発光量に基づいて補正回路により 補正される。従って、表示期間とは時間的に相前後する非表示期間における測定 により、表示期間における補正を行うことが可能となる。更に、複数の画素に対 する袖下を同一の測定部や補正回路を用いて行うことが可能となる。

(41) 第3の表示装置の他の態様では、前記電源配線は、画素列に対応して 設けられており、前記測定部は、前記駆動電流の電流量を測定し、前記電源配線 を表示期間に前記電源部の側に接続すると共に非表示期間に前記測定部の側に接 続する切換スイッチと、順次パルスを前記電源配線の各々に対応して順次出力す るシフトレジスタと、前記非表示期間に前記順次パルスに応じて前記電源配線の 各々と前記測定部との間の導通を順次制御する伝送スイッチとを含む共通線駆動 回路を更に備える。

この態様によれば、共通線駆動回路内において、表示期間には、電源配線は切換スイッチにより電源部の側に接続される。従って、電源部からの電源供給を受けて発光素子は発光して通常の表示動作を行う。他方、非表示期間には、電源配線は切換スイッチにより測定部の側に接続される。この際、シフトレジスタからは、電源配線の各々に対応して順次パルスが順次出力され、伝送スイッチにより順次パルスに応じて電源配線の各々と測定部との間の導通が順次とられる。そして、測定部により、駆動電流の電流量が測定される。従って、画素列に対応して設けられた電源配線を測定対象として順次選択することにより、画素列毎の電流量測定が可能となり、更に、走査信号を用いて行毎に発光素子を駆動する構成を採れば、画素毎の電流量測定が可能となる。この結果、画素列毎或いは画素毎の補正が可能となる。

(42) 第3の表示装置の他の態様では、前記測定部は、前記発光量を測定し、 画素列に対応して設けられており前記発光量を示す電気信号を前記測定部に伝送 する検光線と、順次パルスを前記検光線の各々に対応して順次出力するシフトレ ジスタと、非表示期間に前記順次パルスに応じて前記検光線の各々と前記測定部 との間の導通を順次制御する伝送スイッチとを含む検光線駆動回路とを更に備え

る。

この態様によれば、非表示期間には、シフトレジスタからは、検光線の各々に 対応して順次パルスが順次出力され、伝送スイッチにより順次パルスに応じて検 光線の各々と測定部との間の導通が順次とられる。そして、測定部により、発光 量が測定される。従って、画素列に対応して設けられた検光線を測定対象として 順次選択することにより、画素列毎の発光量測定が可能となり、更に、走査信号 を用いて行毎に発光素子を駆動する構成を採れば、画素毎の発光量測定が可能と なる。この結果、画素列毎或いは画素毎の補正が可能となる。

(43) 第3の表示装置の他の態様では、前記測定部は、半導体素子の光励起 番流によって前記発光量を測定する。

この態様によれば、半導体素子の光励起電流によって、発光素子の発光量が測定部により測定され、この測定された発光量に基づいて補正が行われる。従って、 比較的単純な素子を用いて高精度の測定を行うことが可能となる。

(44) このように半導体素子の光励起電流によって測定する態様では、前記 半導体素子がPINダイオードであってもよい。

この場合、PINダイオードのPIN接合部における光励起電流によって、発 光素子の発光量が測定可能となる。

(45) 或いは、このように半導体素子の光励起電流によって測定する態様では、前記半導体素子が電界効果型トランジスタであってもよい。

この場合、電界効果トランジスタのチャネル部における光励起電流によって、 発光素子の発光量が測定可能となる。

(46) 或いは、このように半導体素子の光励起電流によって測定する態様では、前記駆動素子は薄膜トランジスタからなり、該薄膜トランジスタと前記半導体素子とが、同一の工程で形成されるように構成してもよい。

この態様によれば、駆動素子と半導体素子とを同一の工程で形成できるので、 製造上有利である。

(47) 第3の表示装置の他の態様では、前記駆動素子は、600℃以下の低温プロセスで形成された、多結晶シリコン薄膜トランジスタからなる。

この態様によれば、比較的低価格の大型ガラス基板等の上に、高駆動能力を持

つ駆動素子を、低コストで作成することが可能となる。

(48) 第3の表示装置の他の態様では、前記発光素子は、インクジェットプロセスで形成された、有機エレクトロルミネッセンス素子からなる。

この態様によれば、発光効率が高く長寿命の発光素子を作成することができ、 基板上でのパターニングを容易に行うことができる。更に、プロセス中の廃棄材 料が少なく、プロセス用の装置も比較的低価格であるため、当該表示装置におけ る低コスト化を実現できる。

(49) 第3の表示装置の他の態様では、前記測定部は、前記駆動電流及び前 記発光量の少なくとも一方の測定を画素毎に行い、前記補正回路は、該画素毎に 前記画像信号を補正する。

この態様によれば、駆動電流又は発光量の測定が測定部により画素毎に行われ、 前記画像信号は補正回路により画素毎に補正される。従って、複数の画素間で、 発光素子や駆動素子の電圧電流特性や電流発光特性に、製造パラツキや表示履歴 による劣化の程度の差に起因したパラツキ等のパラツキがあったとしても、当該 複数の画素の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。 この結果、各素子の特性パラツキによる画面ムラを詳細に低減できる。

(50) 第3の表示装置の他の態様では、前記測定部は、前記駆動電流及び前 記発光量の少なくとも一方の測定を複数の画素からなる所定単位毎に行い、前記 補正回路は、該所定単位毎に前記画像信号を補正する。

この態様によれば、駆動電流又は発光量の測定が測定部により、複数の画素からなる所定単位毎に行われ、前記画像信号は補正回路により、この所定単位年に補正される。この所定単位としては、例えば相隣接する n個(n=2、4、8、16、32、64、…)の画素からなるが、その数は、要求される輝度の均一性や測定部や補正回路の処理能力に応じて決めればよい。従って、複数の所定単位間で、発光素子や駆動素子の電圧電流特性や電流発光特性に、製造パラツキや表示履歴による劣化の程度の差に起因したパラツキ等のパラツキがあったとしても、当該複数の所定単位の発光素子における駆動電流量或いは発光量を、ほぼ一定にできる。この結果、各素子の特性パラツキによる画面ムラを効率良く低減できる。テレて、このような測定及び補正及び補正を行う場合と比較し

て、比較的短時間で目つ容易に行うことが可能である。

(51) 第3の表示装置の他の態様では、前記補正回路は、前記画像信号の信 号レベルを既定の信号レベルから他の既定の信号レベルへと変換することにより 前記画像信号を補正する。

この態様によれば、前記補正回路による補正の際に、画像信号の信号レベルは 既定の信号レベルから他の既定の信号レベルへと変換されるので、規定の信号レ ベルとは異なる信号レベルを設けておく必要が無い。これにより、例えば、信号 線駆動回路の構成を簡素化できたり、信号線駆動回路で必要な電源の種類を減ら したり出来る。この結果、表示装置として、回路の簡素化、動作の高速化及び消 費雷流の低減を実現できる。

(52) 本発明の第4の表示装置は上述の技術的課題を解決するために、上述 した本発明の各種態様における画素回路を画素毎に備えたことを特徴とする。

第4の表示装置によれば、画素毎に本発明の画素回路を備えているので、発光 素子や駆動素子における経時劣化や特性パラツキによる画面輝度の低下や画面ム ラが低減された高品位の画像表示が可能となる。

(53) 本発明の電子機器は上述の技術的課題を解決するために、上述した本 発明の各種態様における第1、第2及び第3表示装置のいずれか一つを備えたこ とを特徴とする。

本発明の電子機器によれば、本発明の表示装置を備えているので、発光素子や 駆動素子における経時劣化や特性パラツキによる画面輝度の低下や画面ムラが低 減された高品位の画像表示が可能な各種の電子機器を実現できる。

図面の簡単な説明

図1は、本発明の各実施例に共通する表示装置の基本的な全体構成を示すプロック図である。

図2は、図1の表示装置の一画素における平面図である。

図3は、本発明の第1実施例の表示装置のブロック図である。

図4は、第1実施例における画像信号の階調レベル(D)、データ信号電圧(V sig)及び駆動電流(Id)の関係並びに経時劣化の補正方法を示す特性図である。

図5は、第1実施例の一変形例のブロック図である。

図6は、第1実施例の他の変形例のブロック図である。

図7は、図6の変形例におけるデータ信号(V sig)及び駆動電流(Id)の 関係並びに終時劣化の補正方法を示す特性図である。

図8は、本発明の第2実施例の表示装置のブロック図である。

図9は、本発明の第3実施例の表示装置のプロック図である。

図10は、本発明の第4実施例の表示装置のブロック図である。

図11は、本発明の第5実施例の表示装置の一画素における等価回路図である。

図12は、本発明の第6実施例の表示装置の一画素における等価回路図である。

図13は、本発明の第7実施例の表示装置の一画素における等価回路図である。

図14は、本発明の第8実施例の表示装置の一画素における等価回路図である。

図15は、本発明の第9実施例の表示装置の一画素における等価回路図である。

図16は、本発明の第10実施例の表示装置の一画素における等価回路図である。

図17は、本発明の第11実施例の表示装置の全体構成を一画素の回路図を含めて示すブロック図である。

図18は、第11実施例の表示装置が備える共通線駆動回路の回路図である。

図19は、本発明の第12実施例の表示装置の全体構成を一画素の回路図を含めて示すブロック図である。

図20は、第12実施例の表示装置が備えるTFT-OELD部分の断面図である。

図21は、第12実施例の表示装置における経時劣化の補正方法を示す特性図である。

図22は、本発明の第13実施例の表示装置における経時劣化の補正方法を示 す特件図である。

図23は、本発明による電子機器の実施の形態の概略構成を示すプロック図である。

図24は、電子機器の一例としてのパーソナルコンピュータを示す正面図である。

図25は、電子機器の他の例としてのTCPを用いた液晶装置を示す斜視図である。

発明を実施するための最良の形態

以下、本発明を実施するための最良の形態について実施例毎に図面に基づいて 説明する。

先ず以下に説明する各実施例のTFT-OELD (即ち、駆動用の薄膜トランジスタ及び該薄膜トランジスタにより電流駆動される有機EL素子)を備えた表示装置において共通する基本的な構成について図1及び図2を参照して説明する。ここに、図1は、表示装置の基本的な全体構成を示すブロック図であり、特に4つの相隣接する画素に夫々設けられた画素回路の基本的な回路構成を示す回路図を含む。また、図2は、この表示装置の一画素の平面図である。

図1に示すように、表示装置100は、TFTアレイ基板1上に、X方向に夫々 延びておりY方向に配列された複数の走査線131と、Y方向に夫々延びており X方向に配列された複数の信号線132及び複数の共通線(共通給電線)133 と、走査線131に走査信号を供給する走査線駆動回路11と、信号線132に データ信号を供給する信号線駆動回路12と、共通線133に所定電位の正電源 (又は負電源)を供給する共通線駆動回路13とを備えて構成されている。そし て、TFTアレイ基板1の中央には、表示領域15が設けられており、表示領域 15内には、複数の画素10がマトリクス状に規定されている。

・図1及び図2に示すように、各画素10には、第2 薄膜トランジスタの一例としてのスイッチングTFT221、スイッチングTFT221に制御されて各画素への電流を制御する第1 薄膜トランジスタの一例としてのTFT(以下、カレントTFTと称す)223、有機EL素子224及び保持容量222からなる画素回路が設けられている。更にカレントTFT223のドレインには、ITO(Indium Tin Oxide) 膜等からなる画素電板141が接続されており(図2参照)、画素電板141に対して有機EL素子224を介してA1(アルミニウム) 膜等からなる対向電極が対向配置されている。この対向電極は、例えば接地されているか或いは所定電位の負電源(又は正電源)に接続されている。

以上のように構成されているため、一画素における発光動作は、以下のように行われる。即ち、走査線駆動回路11から走査線131への走査信号の出力があり且つ信号線駆動回路12から信号線132に対応する画素10におけるスイッチングTFT221がオンとなり、信号線132に供給されるデータ信号の電圧(Vsig)がカレントTFT223のゲートに印加される。これにより、ゲート電圧に応じた駆動電流(Id)が共通線駆動回路13から共通線133を介してカレントTFT223のドレイン・ソース間に流れ、更に画素電極141(図2参照)を介して有機EL素子224が発光する。そして、スイッチングTFT221がオンとなった後に放電されて、この有機EL素子224を流れる電流はスイッチングTFT221がオフとなった後に放電されて、この有機EL素子224を流れる電流はスイッチングTFT221がオフとなった後に方により、にも所定期間に直り流れ続ける。

尚、以下の各実施例では、表示装置の各画素において電流駆動される電流駆動型発光素子は有機EL素子とされているが、この有機EL素子に代えて、その他の例えば、無機のエレクトロルミネッセンス(以下、無機EL素子と称す)、LED(ライト・エミッティング・ダイオード=発光ダイオード)、LEP(ライト・エミッティング・ボリマー)等の公知の電流駆動型発光素子を用いて当該表示装置を構成してもよい。また、各電流駆動型発光素子の駆動電流を制御する駆動素子はカレントTFTとされているが、このカレントTFTに代えて、その他の例えばFET(電界効果トランジスタ)、バイボーラトランジスタ等の駆動素子を用いて当該表示装置を構成してもよい。電流駆動型発光素子や電流駆動用の駆動素子であれば、駆動電流が流れるにつれて経時劣化が多少なりとも生じるため、以下に説明する各実施例の効果が発揮される。但し、経時劣化が特に顕著である有機EL素子224及びカレントTFT223を用いて表示装置を構成した場合に、以下に説明する各実施例の効果が有効に発揮される。

以上説明した基本構成において、下記の第1実施例〜第13実施例に示した有機EL素子224やカレントTFT223における経時劣化や特性のばらつきを 適官補正する回路や素子を付加することにより、表示領域15における画面輝度

の低下や複数の画素 10間における画面むらの発生を防止することが可能となる。 以下、各家施例について説明する。

(第1実施例)

図3は、本発明の第1実施例に係るTFT-OELDを備えた表示装置のプロック図である。本実施例では、共通電極駆動回路13は、共通線133(図1及び図2参照)に所定電位(例えば正電位)の電源信号を供給する回路である。対向電極駆動回路14は、画素電極141(図2参照)に有機EL素子224を挟んで対向配置された対向電極に対し、所定電位(例えば、接地電位)の電源信号を供給する回路である。

電流量測定器16は、共通電極駆動回路13か6、表示領域15内の表示用の 有機EL素子224 (図1参照) へ流れる駆動電流を測定する。

比較回路 2 1 a は、電流量測定器 1 6 により測定された測定電流量 I D と、予め設定された基準電流量 I ref とを比較し、電圧制御回路 2 2 a は、その比較結果に基づき両電流量の差が小さくなるように共通電極駆動回路 1 3 の出力電圧 (V com)を調整する。即ち、共通電極駆動回路 1 3 からの出力電圧 (V com)に対して、測定電流量 I Dが基準電流量 I ref に近付くようにフィードバックが掛けられる。この結果、仮にこのようなフィードバックを掛けなかった場合に有機E L 素子 2 2 4 を流れる駆動電流の減少分は、共通電極駆動回路 1 3 の出力電圧 (V com)の増加による駆動電流の増加分により補正される。

このような本実施例による補正作用を図4を参照して説明する。 .

先ず、本実施例の如き補正を行わない場合について図4の上段を参照して説明する。この場合、画像信号の階調レベルD1に対応して画素表示する際に電圧V1のデータ信号を信号線に供給すると、駆動電流Id1が流れるように表示装置における共通電極電位、対向電極電位、データ信号の電源電位等が初期設定されていたとする。その後、有機EL素子やカレントTFTが経時劣化すると、同じ電圧V1のデータ信号を供給しても、有機EL素子を流れる駆動電流Idに、減少してしまう(ここで、減少後の電流をId1'とする)。従って、このままの諸電圧の設定状態で、画像表示を行うと、駆動電流Idに応じて発光する有機EL表子の明るさ(輝度)は低下してしまうのである。

次に、本実施例の如き補正を行う場合について図4の下段を参照して説明する。この場合には、有機EL素子224やカレントTFT223が経時劣化しても、同じ階調レベルD1に対しては初期状態と同じ駆動電流Id1が得られるように、共通電極駆動回路13からの出力電圧(V com)が増加される。即ち、共通電極駆動回路13からの出力電圧(V com)を増加させることにより、階調レベルD1の画像信号に対しては、電圧V1よりも Δ V1だけ高い電圧V1、のデータ信号が供給された時と同様の駆動電流IdI1が流れる。

このように、有機EL素子224を流れる駆動電流Idは、共通電極駆動回路13の出力電圧(Vcom)を上げることにより、画像信号に対する電流特性が初期状態と同じになるように補正されるのである。従って、このような経時劣化に対する補正処理(即ち、共通電極駆動回路13の出力電圧(Vcom)の調整処理)後に画像表示を行うと、有機EL素子224やカレントTFT223において顕著な経時劣化が発生していた場合にも、有機EL素子224の明るさ(輝度)の低下を低減することが出来る。

以上のような補正処理は、表示動作と並行してリアルタイムで行うことも可能 である。但し、経時劣化の進行速度に鑑みれば、表示装置100の表示動作の間 中常時行う必要性は低く、適当な期間をおいて行えば十分である。そこで本実施 例では、コントローラ23により、例えば表示期間に先立って表示装置100の 主電源投入時や一定の期間毎に通常の表示動作とは独立して、このような経時劣 化に対する補正処理を行い、一の補正処理から次の補正処理までの間は共通電極

駆動回路13の出力電圧値(V com)を最後に補正(調整)された値に固定する ように構成されている。この構成によれば、補正処理により表示画像の画質に悪 影響を与えない利点や、表示装置100における動作速度やリフレッシュレート を低下させない利点が得られる。

更に本実施例では、コントローラ 2 3 により、例えば、全ての有機 E L 素子 2 4 を最大限に発光させるデータ信号を供給するなど、所定パターンの画像表示を表示領域 1 5 において行いつつ、このような電圧制御回路 2 2 a 等による補正処理を行うように構成されている。この構成により、精度よく電流量を測定することができ、正確に経時劣化による影響を補正することが可能となる。

以上の結果、本実施例によれば、有機EL素子224を流れる駆動電流Idの 電流量が低下する経時劣化が発生したときに、その経時劣化による電流低下分を 緒瞭 自く補正し、両面輝度の低下を生じさせないようにすることが可能となる。

即ち、例えば、図 5 に示したように、図 3 に示した電圧制御回路 2 2 a に代えて、比較回路 2 1 a において比較される測定電流量 I Dと基準電流量 I ref とが一致するように対向電極駆動回路 1 4 の電圧を調整する電圧制御回路 2 2 b を設けても、上述の第 1 実施例と同様の効果が得られる。但し、この場合には、対向電板を接地したのでは機能しないことは言うまでもない。

或いは、図6に示したように、図3に示した電圧制御回路22aに代えて、比較回路21aにおいて比較される測定電流量IDと基準電流量Irefとが一致するように信号線駆動回路12の電圧を調整する電圧制御回路22cを設けても、 上述の第1家施例と同様の効果が得られる。

更に、以上の第1実施例及びその変形例において、補正処理(電圧制御回路2

2 a 等による電圧調整処理)を行う際に表示領域 1 5 に表示する所定パターンと しては、例えば、前述のように全ての有機 E L 素子 2 2 4 を最大限に発光させる データ信号を供給する一種類のパターンを用いてもよく、或いは、コントローラ 2 3 による制御下で、複数のパターンについての測定電流量 I D を予め各パター ンに対して設定された基準電流量 I ref と夫々比較して、例えば、複数のパター ンについての両者の差の合計が最も小さくなるように電圧制御回路 2 2 a 等によ る電圧調整を行うように構成してもよい。

特に、図6に示した信号線駆動回路12の出力電圧(即ち、データ信号の電圧 V sig)を調整する変形例の場合には、コントローラ23による制御下で、このように複数のパターンについて測定電流量IDを夫々対応する基準電流量I ref に一致させるようにデータ信号の電圧V sig を調整することにより、図7に示すように、データ信号の各電圧(V n)を、駆動電流Idの各値 I di、I d2、…、I dn、…について別々に、各電圧(V n')にまで夫々高めることも可能となる。即ち、データ信号V sig に対する駆動電流 I dの電圧電流特性曲線がI C1から I 2のように経時劣化により複雑に変化した場合(例えば、経時劣化による変化が低電流側で高電流側より激しい場合或いはその逆の場合等)に、このように各駆動電流 I d の値に応じて補正量を定めれば、入力される画像信号の各階調レベルに対し、有機EL素子224における駆動電流 I d や発光量を精度良く維持することが可能となる。

以上詳細に説明したように本実施例及びその変形例によれば、実際に有機 E L 素子 2 2 4 を流れる駆動電流 (測定電流量 I D) と予め設定された基準電流 (基準電流量 I ref) との差に対応して、バス配線または電極に印加される電圧を調整するので、有機 E L 素子 2 2 4 やカレント T F T 2 2 3 における経時劣化を補下することが可能となる。

(第2実施例)

図8は、本発明の第2実施例に係るTFT-OELDを備えた表示装置のブロック図である。図8において、図3に示した第1実施例と同じ構成要素には同じ 参照符号を付し、その説明は省略する。

本実施例では、表示領域15に隣接して設けられた電流モニタ領域17内のモ

ニタ用有機EL素子17aに対し共通電極及び対向電極間の電圧が印加されており、表示期間には、表示用の有機EL素子224 (図1参照)とほぼ同じ条件で、モニタ用有機EL素子17aは電流駆動される。そして、経時劣化に対する補正処理を行う際には、電流量測定器16は、モニタ用有機EL素子17aを流れる電流Idmを測定する。この電流量測定器16による電流Idmの測定値である測定電流量IDを基準電流量Irefに一致させるように、比較回路21a、電圧制御回路22a及びコントローラ23により、共通電極駆動回路13の出力電圧(Vcom)を調整するように構成されている。その他の構成については、第1実施例の場合と同様である。

以上のように構成されているため第2実施例によれば、有機EL素子224や カレントTFT223 (図1及び図2参照)の電流量が低下する経時劣化が発生 したときに、その経時劣化による電流低下を補正し、表示領域15における画面 輝度の低下を低減することが可能となる。

尚、本実施例では特に、表示用の有機EL素子224とモニタ用EL素子17 aとは、同一のTFTアレイ基板1上に同一の製造工程により形成されている。 従って、モニタ用有機EL素子17aを形成するための工程を別途設ける必要が 無い。しかも、電流駆動される表示用の有機EL素子224とモニタ用有機EL 素子17aとにおける経時劣化傾向を相類似させることができ、モニタ用有機E 上素子17aを流れる電流Idmに基づいて表示用の有機EL素子224における る経時劣化に対する補正をかなり適切に行うことが可能となる。

また第2実施例においても、第1実施例の場合と同様に、経時劣化に対する補 正処理は、例えば表示期間に先立って表示装置100の主電源投入時や一定の期 間毎に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、こ のように測定された測定電流量IDに対応して、走査線駆動回路11、信号線駆 動回路12又は対向電極駆動回路14における出力電圧を調整するように構成し てもよい。特に、信号線駆動回路12の出力電圧を調整する変形例の場合には、 コントローラ23による制御下で、明るさの相異なる複数の表示を電流モニタ領 域17で行うようにモニタ用有機EL素子17aを駆動すれば、各明るさに対し て得られる測定電流量IDを夫々対応する基準電流量Irefに一致させるように

データ信号の電圧V sig を調整することにより、経時劣化による電流電圧特性に 複雑な変化が生じた場合等にも対処可能である。

(第3実施例)

図9は、本発明の第3実施例に係るTFT-OELDを備えた表示装置のプロック図である。図9において、図3に示した第1実施例と同じ構成要素には同じ参照符号を付し、その説明は省略する。

本実施例では、第1実施例における電流量測定器16に代えて、表示領域15 内の表示用の有機EL素子224 (図1参照) の発光量を測定する発光量測定器 18が備えられている。経時劣化に対する補正を行う際には、走査線駆動回路1 1からの所定電圧の走査信号、信号線駆動回路12からの所定電圧のデータ信号、 並びに共通電極駆動回路13及び対向電極駆動回路14からの所定電圧の電源信 号が印加される。発光量測定器18は、これに応じて発光する有機EL素子22 4から発せられる光を検出する。比較回路21bは、その測定発光量LDと予め 設定された基準発光量 L ref とを比較する。そして、この比較される発光量 LD と基準発光量 L ref とを一致させるように、比較回路 2 1 b、電圧制御回路 2 2 a及びコントローラ23により、共通電極駆動回路13の出力電圧を調整するよ うに構成されている。その他の構成については、第1実施例の場合と同様である。 以上のように構成された第3実施例によれば、カレントTFT223 (図1及 び図2参照)におけるゲート電圧に対するドレイン電流(駆動電流)量が低下す る経時劣化、有機EL素子224における電圧に対する電流量が低下する経時劣 化、有機EL素子224における駆動電流に対する発光量が低下する経時劣化な どが発生し、最終的に有機EL素子224における発光量が低下したときに、そ の経時劣化による発光量低下分を有機EL素子224に印加される電圧を増加す ることにより補正し、表示領域15における画面輝度の低下を防ぐことが可能と なる。

また第3実施例においても、第1実施例の場合と同様に、経時劣化に対する補 正は、例えば表示期間に先立って表示装置100の主電源投入時や一定の期間毎 に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、このよ うに測定された測定発光量LDに対応して、走査線駆動回路11、信号線駆動回

路12又は対向電極駆動回路14における出力電圧を調整するように構成しても よいし、経時劣化に対する補正を行う際の所定パターンは一種類でも複数種類で もよい。特に、信号線駆動回路12の出力電圧を調整する変形例の場合には、コ ントローラ23による制御下で、複数の所定パターンについて測定発光量LDを 夫々対応する基準発光量Lrefに一致させるようにデータ信号の電圧Vsigを調 整することにより、経時劣化による電流電圧特性の複雑な変化にも対処可能とな る。

(第4実施例)

図10は、本発明の第4実施例に係るTFT-OELDを備えた表示装置のブロック図である。図10において、図3及び図9に夫々示した第1及び第3実施例と同じ構成要素には同じ参照符号を付し、その説明は省略する。

本実施例では、表示領域 1 5 に隣接して設けられた発光モニタ領域 1 9 内のモニタ用有機 E L 素子 1 9 a に対し共通電極及び対向電極間の電圧が印加されており、表示期間には、表示用の有機 E L 素子 2 2 4 (図1参照)とほぼ同じ条件で、モニタ用有機 E L 素子 1 9 a は電流駆動される。そして、経時劣化に対する補正を行う際には、発光量測定器 1 8 は、モニタ用有機 E L 素子 1 9 a の発光を測定する。この発光量測定器 1 8 による発光の測定値である測定発光量 L D を基準発光量 L ref に一致させるように、比較回路 2 1 b、電圧制御回路 2 2 a 及びコントローラ 2 3 により、共通電極駆動回路 1 3 の出力電圧を調整するように構成されている。その他の構成については、第 1 及び第 3 実施例の場合と同様である。

以上のように構成された第4実施例によれば、第3実施例の場合と同様に、カレントTFT223 (図1及び図2参照)や有機EL素子224における電圧に 対する電流量が低下する経時劣化、有機EL素子224における駆動電流に対す る発光量が低下する経時劣化などが発生し、最終的に有機EL素子224における 及光量が低下したときに、その発光量低下分を補正し、表示領域15における 画面頻度の低下を防ぐことが可能となる。

また第4実施例においても、第1実施例の場合と同様に、経時劣化に対する補 正は、例えば表示期間に先立って表示装置100の主電源投入時や一定の期間毎 に行ってもよいし、リアルタイムで行ってもよい。更に、変形例として、このよ

うに測定された測定発光量 L D に対応して、走査線駆動回路 1 1、信号線駆動回路 1 2 又は対向電極駆動回路 1 4 における出力電圧を調整するように構成してもよいし、経時劣化に対する補正を行う際の所定パターンは一種類でも複数種類でもよい。特に、信号線駆動回路 1 2 の出力電圧を調整する変形例の場合には、コントローラ 2 3 による制御下で、複数の所定パターンについて測定発光量 L D を 夫々対応する基準発光量 L ref に一致させるようにデータ信号の電圧 V sig を調整することにより、経時劣化による電流電圧特性の複雑な変化にも対処可能となる。

尚、本実施例では特に、表示用の有機EL素子224とモニタ用有機EL素子19aとは、同一のTFTアレイ基板1上に同一の製造工程により形成されている。従って、モニタ用EL素子19aを形成するための工程を別途設ける必要が無い。しかも、電流駆動される表示用の有機EL素子224とモニタ用有機EL素子19aとにおける経時劣化傾向は相類似したものにすることができ、モニタ用EL素子19aから発せられる光に基づいて表示用の有機EL素子224における経時劣化に対する補正を正確に行うことが可能となる。

(第5実施例)

以下に説明する第5実施例から第10実施例は、上述の第1実施例から第4実施例の場合とは異なり、各画素の単位で発生する有機EL素子224やカレント TFT223における経時劣化による駆動電流量低下或いは有機EL素子224 の発光量低下を、各画素の単位で補正する画素回路に関するものである。

尚、以下の第5実施例から第10実施例では、複数の画素回路を画素毎に備え てなる表示装置の構成は、図1に示したものと同様であるので、その説明は省略 する。

図11は、本発明の第5実施例に係るTFT-OELDを含んで構成された画 素回路の等価回路図である。尚、図11において、図1の各画素10内における 回路図部分に示した構成要素と同様の構成要素には、同様の参照符号を付し、そ の説明は省略する。

図11において、本実施例の画素回路では、有機EL素子224の両端の電圧 と、これを流れる駆動電流Idの電流量との関係に依存して、第1給電線213

と第2給電線間215の抵抗を変化させる。ここに、第1給電線213とは、共 通線駆動回路からの所定電位の電源信号が供給される、画素電極に接続された各 画素内における共通線部分である。他方、第2給電線間215とは、対向電極駆 動回路からの所定電位の電源信号が供給される、対向電極に接続された各画素内 における給電線部分である。

より具体的には、第1給電線(共通電極)213の電位が第2給電線(対向電極)215よりも高電位である(即ち、共通電極に正電源が供給されると共に対向電極に負電源が供給される)場合には、図11に示した通りに、ロチャネル型の第1の補正用TFT231は、そのゲート電極が有機EL素子224の第1給電線側の電極に接続され、ソース電極及びドレイン電極が有機EL素子224と第2給電線215間に有機EL素子224と直列に接続されるように付加される。この構成によれば、有機EL素子224の抵抗が増加すると、第1の補正用TFT231のゲート電圧が上昇し、そのソース電極とドレイン電極間の抵抗が減少する。

従って第5実施例によれば、経時劣化により有機EL素子224の抵抗が増加 しても、第1の補正用TFT231のソース及びドレイン間の抵抗減少により、 その有機EL素子224における抵抗増加による駆動電流Idの電流量低下を補 正し、画面輝度の低下を低減することが可能となる。また、このような補正は画 素単位で行われるので、経時劣化が複数の画素間でパラツキをもって発生したと きに、或いは初期状態において複数の画素間で電流電圧特性にパラツキが存在す るときに、画面ムラを生じさせないことが可能となる。

なお、第5実施例の変形例として、第1給電線213の電位が第2給電線21 5よりも低電位である(即ち、共通電極に負電源が供給されると共に対向電極に 正電源が供給される)場合には、第1の補正用TFT231をPチャネル型とし て、そのゲート電極を有機EL素子224の第1給電線側の電極に接続し、ソー ス電極およびドレイン電極を有機EL素子224と第2給電線215間に有機E L素子224と直列に接続するように構成すればよい。この構成によれば、有機 EL素子224の抵抗が増加すると、第1の補正用TFT231のゲート電圧が 下降1、ソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われ

る。

本実施例では好ましくは、スイッチングTFT221、カレントTFT223 及び第1の補正用TFT231は、同一のTFTアレイ基板上に同一の製造工程 により形成されている。この構成によれば、製造工程を増加させることなく、経 時栄化による駆動電流Idの低下を両素毎に補正することが可能となる。

(第6実施例)

図12は、本発明の第6実施例に係るTFT-OELDを含んで構成された画 素回路の等価回路図である。尚、図12において、図1及び図11に示した構成 要素と同様の様成要素には同様の参照符号を付し、その説明は省略する。

図12において、本実施例の画素回路では、有機EL素子224の両端の電圧 と、これを流れる駆動電流Idの電流量との関係に依存して、第1給電線213 と第2給電線間215の抵抗を変化させる。

より具体的には、第1給電線213の電位が第2給電線215よりも高電位である場合には、図12に示した通りに、pチャネル型の第2の補正用TFT23 2は、そのゲート電極が有機EL素子221の第2給電線側の電極に接続され、 ソース電極およびドレイン電極が有機EL素子224と第1給電線間に有機EL 素子224と直列に接続されるように付加される。この構成によれば、有機EL 素子224の抵抗が増加すると、第2の補正用TFT232のゲート電圧が下降 し、そのソース電極ドレイン電極間の抵抗が減少する。

従って第6実施例によれば、経時劣化により有機EL素子224の抵抗が増加 しても、第2の補正用TFT232のソース及びドレイン間の抵抗減少により、 その有機EL素子224における抵抗増加による駆動電流Idの電流量低下を補 正し、画面輝度の低下を低減することが可能となる。また、このような補正は画 素単位で行われるので、経時劣化が複数の画素間でパラツキをもって発生したと きに、或いは初期状態において複数の画素間で電流電圧特性にパラツキが存在す るときに、画面ムラを生じさせないことが可能となる。

なお、第6実施例の変形例として、第1 給電線213の電位が第2 給電線21 5よりも低電位である場合には、第2の補正用TFT232をロチャネル型TF Tとして、そのゲート電板を有機EL素子224の第2給電線側の電極に接続し、

ソース電極およびドレイン電極を有機EL素子224と第1給電線間に有機EL素子224と直列に接続するように構成すればよい。この構成によれば、有機EL素子224の抵抗が増加すると、第2の補正用TFT232のゲート電圧が上見し、ソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。

本実施例では好ましくは、スイッチングTFT221、カレントTFT223 及び第2の補正用TFT232は、同一のTFTアレイ基板上に同一の製造工程 により形成されている。この構成によれば、製造工程を増加させることなく、経 時劣化による駆動電流Idの低下を画素毎に補正することが可能となる。

(第7実施例)

図13は、本発明の第7実施例に係るTFT-OELDを含んで構成された画 素回路の等価回路図である。尚、図13において、図1及び図11に示した構成 要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図13において、本実施例の画素回路では、有機EL素子224の両端の電圧 と、これを流れる駆動電流Idの電流量との関係に依存して、保持容量222と 第1給電線213間の抵抗を変化させる。

より具体的には、第1 給電線213の電位が第2 給電線215よりも高電位である場合には、図13に示した通りに、カレントTFT223と同じ ロチャネル型の第3の補正用TFT233は、そのゲート電極が有機EL素子224の第1 給電線側の電極に接続され、ソース電極およびドレイン電極を保持容量222 と第1 給電線213間に接続されるように付加されている。この構成によれば、有機EL素子224の抵抗が増加すると、第3の補正用TFT233のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。このため、カレントTFT223のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。

従って第7実施例によれば、経時劣化により有機EL素子224の抵抗が増加 しても、第3の補正用TFT233のソース及びドレイン間の抵抗減少により、 その有機EL素子224における抵抗増加による駆動電流Idの電流量低下を補 正し、画面輝度の低下を低減することが可能となる。また、このような補正は画 素単位で行われるので、経時劣化が複数の画素間でバラツキをもって発生したと

きに、或いは初期状態において複数の画素間で電流電圧特性にバラッキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、第7実施例の一変形例として、第1給電線213の電位が第2給電線よりも高電位である場合に、カレントTFT223をpチャネル型とし、第3の補正用TFT233をpチャネル型とすると共にそのゲート電極を有機EL素子224の第1給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量222と第1給電線213間に接続するように構成してもよい。この構成によれば、有機EL素子224の抵抗が増加すると、第3の補正用TFT233のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が増加する。このため、レントTFT223のゲート電圧が下降し、そのソース電極とドレイン電極間の抵抗が増加する。このため、レントTFT223のゲート電圧が下降し、そのソース電極とドレイン電極間の抵抗が減少して、自動的に補正が行われる。

また、第7実施例の他の変形例として、第1給電線213の電位が第2給電線215よりも低電位である場合には、カレントTFT223をロチャネル型とし、第3の補正用TFT233をロチャネル型とすると共にそのゲート電極を有機EL素子224の第1給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量222と第1給電線213間に接続するように構成してもよい。この構成によれば、有機EL素子224の抵抗が増加すると、第3の補正用TFT233のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が増加する。このため、カレントTFT223のゲート電圧が上昇し、そのソース電極とドレイン電極関の抵抗が減少して、自動的に補正が行われる。

更にまた、第7実施例の他の変形例として、第1給電線213の電位が第2給電線215よりも低電位で場合に、カレントTFT223をPチャネル型とし、第3の補正用TFT233をPチャネル型とすると共にそのゲート電極を有機EL素子224の第1給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量222と第1給電線213間に接続するように構成してもよい。この構成によれば、有機EL素子224の抵抗が増加すると、第3の補正用TFT233のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が減少する。このため、カレントTFT223のゲート電圧が下降して、そのソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングTFT2211、カレントTFT223 及び第3の補正用TFT233は、同一のTFTアレイ基板上に同一の製造工程 により形成されている。この構成によれば、製造工程を増加させることなく、経 時软化による駆動電流Idの低下を画素毎に補正することが可能となる。

(第8実施例)

図14は、本発明の第8実施例に係るTFT-OELDを含んで構成された画 楽回路の等価回路図である。尚、図14において、図1及び図11に示した構成 要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図14において、本実施例の画素回路では、有機EL素子224の両端の電圧 と、これを流れる駆動電流Idの電流量との関係に依存して、保持容量222と 第2給電線215間の抵抗を変化させる。

より具体的には、第1給電線213の電位が第2給電線215よりも高電位である場合には、図14に示した通りに、nチャネル型のTFT223に対して、pチャネル型の第4の補正用TFT234は、そのゲート電極が有機EL素子224の第1給電線例の電極に接続され、ソース電極およびドレイン電極が保持容量222と第2給電線215間に接続されるように付加されている。この構成によれば、有機EL素子224の抵抗が増加すると、第4の補正用TFT234のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が増加する。このため、カレントTFT223のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が増加する。このため、カレントTFT223のゲート電圧が上昇して、そのソース電極とドレイン電極間の抵抗が減少する。

従って第8実施例によれば、経時劣化により有機EL素子224の抵抗が増加 しても、第4の補正用TFT234のソース及びドレイン間の抵抗増加により、 その有機EL素子224における抵抗増加による駆動電流Idの電流量低下を補 正し、画面輝度の低下を低減することが可能となる。また、このような補正は画 素単位で行われるので、経時劣化が複数の画素間でパラツキをもって発生したと きに、或いは初期状態において複数の画素間で電流電圧特性にパラツキが存在す るときに、画面ムラを生じさせないことが可能となる。

なお、第8実施例の一変形例として、第1給電線213の電位が第2給電線2 15よりも高電位である場合に、カレントTFT223をpチャネル型とし、第

4の補正用TFTをnチャネル型とすると共にそのゲート電極を有機EL素子 2 24の第1給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量 2 2 2と第2給電線215間に接続するように構成してもよい。この構成によれば、有機EL素子 2 2 4 の抵抗が増加すると、第4の補正用TFT 2 3 4 のゲート電圧が上昇して、ソース電極とドレイン電極間の抵抗が減少する。このため、カレントTFT 2 2 3 のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

また、第8実施例の他の変形例として、第1 給電線213の電位が第2 給電線215よりも低電位である場合には、nチャネル型のカレントTFT223に対して第4の補正用TFTをpチャネル型とし、そのゲート電極を有機EL素子224の第1 給電線例の電極に接続し、ソース電極およびドレイン電極を保持容量222と第2 給電線215間に接続するように構成してもよい。この構成によれば、有機EL素子224の抵抗が増加すると、第4の補正用TFT234のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少する。このため、カレントTFT223のゲート電圧が上昇して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

更にまた、第8実施例の他の変形例として、第1給電線213の電位が第2給電線215よりも低電位である場合に、カレントTFT223をPチャネル型とし、第4の補正用TFT234をnチャネル型とすると共にそのゲート電極を有機正L素子224の第1給電線側の電極に接続し、ソース電極およびドレイン電極を保持容量222と第2給電線215間に接続するように構成してもよい。この構成によれば、有機EL素子224の抵抗が増加すると、第4の補正用TFT234のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が増加する。このため、カレントTFT223のゲート電圧が下降して、ソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングTFT221、カレントTFT223 及び第4の補正用TFT234は、同一のTFTアレイ基板上に同一の製造工程 により形成されている。この構成によれば、製造工程を増加させることなく、経 時劣化による駆動電流Idの低下を画素毎に補正することが可能となる。

(第9実施例)

図15は、本発明の第9実施例に係るTFT-OELDを含んで構成された画 素回路の等価回路図である。尚、図15において、図1及び図11に示した構成 要素と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図15において、本実施例の画素回路に備えられた第1の補正用薄膜フォトダイオード241には、光を照射すると、低抵抗になる件質がある。

本実施例では、有機EL素子224の両端の電圧と発光量との関係に依存して、 保持容量222と第1給電線213間の抵抗を変化させる。

より具体的には、第1 給電線213の電位が第2 給電線215よりも高電位である場合には、図15に示した通りに、pチャネル型のカレントTFT223に対し、第1の補正用薄膜フォトダイオード241は、保持容量222と第1給電線213間に接続されている。この構成によれば、有機EL素子224の発光が減少すると、第1の補正用薄膜フォトダイオード241の抵抗が増加する。このため、カレントTFT223は、そのゲート電圧が降下して、ソース電極とドレイン電極間の抵抗が減少する。

従って第9実施例によれば、経時劣化により有機EL素子224の発光量が低下しても、第1の補正用薄膜フォトダイオード241の抵抗増加により、その有機EL素子224における発光量低下を補正することが可能となる。また、このような補正は画素単位で行われるので、経時劣化が複数の画素間でバラッキをもって発生したときに、或いは初期状態において複数の有機EL素子間で発光特性にバラッキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、第9実施例の一変形例として、第5の補正用TFT (図示せず)を、そのソース電極およびドレイン電極を保持容量222と第1給電線213間に接続するように設けてもよい。

また、第9実施例の他の変形例として、第1給電線213の電位が第2給電線 215よりも低電位である場合には、カレントTFT223をnチャネル型とし、 第1の補正用薄膜フォトダイオード241を、保持容量222と第1給電線21 3間に接続するように構成すればよい。この場合更に、第5の補正用TFT(図 示せず)を、そのソース電極およびドレイン電極を保持容量と第1給電線間に接

続するように設けてもよい。この構成によれば、有機EL素子224の発光量が 減少すると、第1の補正用薄膜フォトダイオード241の抵抗が増加し、更にカ レントTFT223のゲート電圧が上昇してそのソース電極とドレイン電極間の 抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングTFT221、カレントTFT223 及び第1の補正用薄膜フォトダイオード241は、同一のTFTアレイ基板上に 同一の製造工程により形成されている。この構成によれば、製造工程を増加させ ることなく、経時劣化による駆動電流Idの低下を画素毎に補正することが可能 となる。

(第10実施例)

図16は、本発明の第10実施例に係るTFT-OELDを含んで構成された 画素回路の等価回路図である。尚、図16において、図1及び図11に示した構 成果表と同様の構成要素には、同様の参照符号を付し、その説明は省略する。

図16において、本実施例の画素回路に備えられた第2の補正用薄膜フォトダイオード242には、光を照射すると、低抵抗になる性質がある。

本実施例では、有機EL素子224の両端の電圧と発光量との関係に依存して、 保持容量222と第2給電線215間の抵抗を変化させる。

より具体的には、第1給電線213の電位が第2給電線215よりも高電位である場合には、図16に示した通りに、nチャネル型のカレントTFT223に対し、第2の補正用薄膜フォトダイオード242が、保持容量222と第2給電線215間に接続されている。この構成によれば、有機EL素子224の発光量が減少すると、第2の補正用薄膜フォトダイオード242の抵抗が増加する。このため、カレントTFT223は、そのゲート電圧が上昇され、ソース電極とドレイン電極間の抵抗が減少する。

従って第10実施例によれば、経時劣化により有機EL素子224の発光量が 低下しても、第2の補正用薄膜フォトダイオード242の抵抗増加により、その 有機EL素子224における発光量低下を補正することが可能となる。また、こ のような補正は画素単位で行われるので、経時劣化が複数の画素間でパラツキを もって発生したときに、或いは初期状態において複数の有機EL素子間で発光特

性にバラッキが存在するときに、画面ムラを生じさせないことが可能となる。

なお、第10実施例の一変形例として、第6の補正用T FT(図示せず)を、 そのソース電極およびドレイン電極が保持容量と第2 給電線2 1 5間に接続されるように設けてもよい。

また、第10実施例の他の変形例として、第1給電線213の電位が第2給電線215よりも低電位である場合には、カレントTFT223をpチャネル型とし、第2の補正用薄膜フォトダイオード242を、保持容量222と第2給電線215間に接続するように構成すればよい。この場合更に、第6の補正用TFT(図示せず)を、そのソース電極およびドレイン電極が保持容量222と第2給電線215間に接続されように設けてもよい。この構成によれば、有機EL素子224の発光量が減少すると、第2の補正用薄膜フォトダイオード242の抵抗が増加し、更にカレントTFT223のゲート電圧が下降してそのソース電極とドレイン電極間の抵抗が減少し、自動的に補正が行われる。

本実施例では好ましくは、スイッチングTFT221、カレントTFT223 及び第2の補正用薄膜フォトダイオード242は、同一のTFTアレイ基板上に 同一の製造工程により形成されている。この構成によれば、製造工程を増加させ ることなく、経時劣化による駆動電流Idの低下を画素毎に補正することが可能 となる。

(第11実施例)

次に、本発明の第11実施例を図17及び図18を参照して説明する。

図17は、第11実施例に係るTFT-OELDを備える表示装置のブロック 図であり、図18は、この表示装置に備えられた共通線駆動回路13°のブロック 図である。尚、図17において、表示領域115内には一画素のみについての 画素回路を図記しているが、実際には各画素毎に同様の画素回路が設けられている。

図17において、本実施例の表示装置200点は、走査線駆動回路11及び信号線駆動回路12の他に、複数の共通線133夫々に対して別々に電源信号を供給可能に構成された共通線駆動回路13'と、共通線駆動回路13'に電源を供給する共通線電源205と、電流測定回路16'により測定された表示領域15

内の複数の画素10夫々についての測定電流量IDmn(m:信号線の番号(1 ~ M)、n:信号線の番号(1~N)) を格納するフレームメモリ207と、画像信号源208と信号線駆動回路12との間に介在する劣化補正回路209とを更に備えて構成されている。劣化補正回路209は、複数の画素10夫々における経時劣化による駆動電流Idの電流量低下を補正すべく、画像信号源208から入力される画像信号の階調(輝度)レベルをフレームメモリ207に格納された各測定電流量IDnに応じて画素10毎に補正した後に、信号線駆動回路12に出力するように構成されている。尚、共通線駆動回路13、、共通線電源205、電流測定回路16、、フレームメモリ207及び劣化補正回路209の少なくとも一つは、中央に表示領域115が設けられたTFTアレイ基板上に形成されてもよいし(図1参照)、或いは、外部ICとして構成され、TFTアレイ基板に対して外付けされてもよい。

図17において、共通線駆動回路13'は、切替スイッチ301、シフトレジスタ302及び伝送スイッチ303を備えて構成されている。

切換スイッチ301は、通常の表示動作の際に、配線310を介して複数の共通線133の電位は等しくされる)ように、コントローラによる制御下で、共通線 電源205に接続された電源配線310の側に切り換えられる。他方、切換スイッチ301は、後述の如き経時劣化に対する補正(各共通線133に供給する電源信号の電圧の調整)を行う際に、配線320を介して複数の共通線133に対し測定用電源信号が順次供給されるように、伝送スイッチ303を介して電流量測定回路16°に接続された配線320の側に切り換えらるように構成されている。尚、測定用電源信号は、電流測定回路16°が内蔵する電源から配線320を介して供給してもよいし、共通線電源205の電源を利用して配線320を介して供給してもよい。

伝送スイッチ303は、経時劣化に対する補正を行う際に、シフトレジスタ302から順次出力される転送信号に応じて測定用電源信号を切換スイッチ301に伝送し、切換スイッチ301はこれを共通線133を介して各画素回路に供給する。この際、シフトレジスタ302は、図示しないコントローラによる制御下

で、転送信号を複数の共通線133夫々に対応して順次出力するように構成されている。

次に以上のように構成された本実施例の動作について説明する。

先ず、経時劣化に対する補正を行う際には、シフトレジスタ302から順次出力される転送信号に応じて伝送可能とされる各伝送スイッチ303を介して、複数の共通線133に対して順次測定用電源信号が供給される。そして、この測定用電源信号の電流量が夫々の共通線133について測定される。ここで、各画素10には、走査線駆動回路11から走査信号が順次供給されるので、電源信号が一本の共通線133から供給される画素列のうち、走査信号が供給された画素毎にカレントTFT223を介して有機EL素子224に駆動電流として測定用電源信号が流れる。即ち、走査線駆動回路11から走査信号を順次供給しつつ、シフトレジスタ302による転送信号のタイミングで共通線133に測定用電源信号を順次供給することにより、各画素10毎の駆動電流Idが電流量測定回路16,で点順次で測定される。そして、その測定電流量IDmnは、フレームメモリ207に記憶される。

次に、通常の表示動作を行う際には、画像信号源208からの画像信号は、劣化補正回路209に送られる。劣化補正回路209は、フレームメモリ207に記憶された各画素10の電流量IDmnに基づき定まる経時劣化の程度(即ち、基準電流量に対する測定駆動電流量の低下の度合い)に従って、その経時劣化による電流低下分を補正するように、各画素10年に画像信号の階調レベルを補正して信号線駆動回路12に出力する。この結果、各画素10における有機EL素子224の発光量の変化は、劣化補正回路209による階調レベル変化により補正される。尚、通常の表示動作を行う際には、共通線駆動回路203の切替えスイッチ301は、共通線電源205側に切り替えられ、共通線103には所定の電位が供給される。

なお、本実施例では、全ての画素10に対して別々に電流量の測定を行い、その測定値IDmnをフレームメモリ207に記憶するようにしたが、いくつかの 抜き取った画素10に対して、或いは、まとまった画素プロックに対して電流量 の測定を行い、その測定値を記憶してもよい。また、本実施例では、全ての画素

10に対して各々異なる補正量を施したが、適当な処理の後に、まとまった画素 ブロックやパネル全体に対して補正を行うようにしてもよい。

なお、本実施例では、各駆動回路内の各TFT及び画素回路内の各TFTは、 例えば、600℃以下の低温プロセスで形成された多結晶シリコンTFTであり、 各有機EL素子224は、例えば、インクジェットプロセスで形成される。

(第12実施例)

次に、本発明の第12実施例を図19及び図20を参照して説明する。

図19は、第12実施例に係るTFT-OELDを備える表示装置のブロック図であり、図20は、この表示装置の各画素に備えられる画素回路の断面図である。尚、図19において、表示領域115内には一画素のみについての回路を図記しているが、実際には各画素毎に同様の回路が設けられている。また、図19において、図17に示した第11実施例と同様の構成要素には同様の参照符号を付し、その説明は省略する。

図19において、本実施例の表示装置200bは、走査線駆動回路11、信号 線駆動回路12、共通線133に一括して所定電位の電源信号を供給する共通線 電源205、電流測定回路16"、フレームメモリ207及び劣化補正回路20 9を備えて構成されている。表示装置200bは特に、共通線133に一端が接 続された発光量測定用の半導体素子の一例としてのPINダイオード110を各 画素回路内に備えており、各PINダイオード110の他端には測定用電流をP INダイオード110に流すための検光線104が信号線132及び共通線13 3と平行に設けられている。そして、表示装置200bは更に、各検光線104 を介して各画素におけるPINダイオード110を駆動する検光線駆動回路20 4を備えており、電流測定回路16"は、検光線駆動回路204により駆動され るPINダイオード110に流れる測定用電流を各画素10毎に測定するように 構成されている。尚、検光線駆動回路204、共通線電源205、電流測定回路 16"、フレームメモリ207及び劣化補正回路209の少なくとも一つは、中 央に表示領域115が設けられたTFTアレイ基板上に形成されてもよいし(図 1参照)、或いは、外部ICとして構成され、TFTアレイ基板に対して外付け されてもよい。また、PINダイオード110に代わる発光量測定用の半導体素

子の他の例としては、チャネル部に光が入射することにより光励起電流が流れる 電界効果トランジスタが挙げられる。

図20に示すように、本実施例では、各画素10において、PINダイオード 110は、スイッチングTFT221及びカレントTFT223の形成に用いる 半導体膜と同じ膜を用いてTFTアレイ基板1上に形成されており、不純物ドー プにより形成されたPIN接合を有する。そして、層間絶縁膜251~253を 介して有機EL素子224からPIN接合に光が入射すると光励起電流が流れる ように、このPIN接合に対し逆パイアス電圧が検光線104を介して検光線駆 動回路204から供給されるように構成されている。また、各TFTのゲートや 走査線131は、Ta等の金属膜や低抵抗ポリシリコン膜から構成されており、 信号線132、共通線133及び検光線104は、A1等の低抵抗金属膜から構 成されている。そして、カレントTFT223を介して駆動電流が、ITO等か らなる画素電極141からEL素子224を経て、対向電極105 (上電極)へ と流れるように構成されている。対向電極105をITO等の透明材料から構成 すれば、表示装置200aの図20における上側の面を表示面とすることができ る。他方、対向電極105をA1等の光反射性或いは遮光性の金属材料等から構 成すれば、表示装置200aの図20における下側の面を表示面とすることがで きる。ここでは、対向電極105をA1を主成分として構成するものとする。

次に以上のように構成された本実施例の動作について説明する。

先ず、経時劣化に対する補正処理を行う際には、走査線駆動回路 1 1 及び信号線駆動回路 1 2 から所定パターンを表示するための走査信号及びデータ信号を供給することにより、有機匠 L 素子 2 2 4 を発光させる。すると、対向電極 1 0 5 はA 1 を主とする材料であるため、光は反射されて、画素電極 1 4 1 を通して、下方に放射される。このとき、光路の一部に検光線 1 0 4 により逆パイアスを掛けられた P I N ダイオード 1 1 0 が配置されているため、 P I N ダイオード 1 1 0 では、光励起電流が発生し、検光線 1 0 4 を通じて検光線駆動回路 2 0 4 に達する。検光線駆動回路 2 0 4 は、第 1 1 実施例における共通線駆動回路 2 0 3 と同様に複数の伝送スイッチを備えており、 P I N ダイオード 1 1 0 への逆パイアス電漏を検光線 2 0 4 から P I N ダイオード 1 1 0 へ 所次供給し、測定用電流を

電流測定回路16"に順次供給する。そして、第11実施例の場合と同様に、電流測定回路16"では、このような測定用電流を各画素10について点順次で測定する。尚、各画素10に設けられた有機EL素子224の発光量は、この測定用電流の測定電流量IDmn"の増加に応じて、ほぼ増加するものである。そして、測定電流量IDmn"(測定発光量)に対応するフレームメモリ207による記憶、劣化補正回路209による補正も、第11実施例と同様に行われる。

より具体的には、図21に示すように、第11実施例における劣化補正方法は行われる。

次に、有機EL素子224やカレントTFT223が劣化し、発光量が変化した状態では、図21(b)に示すように、発光特性曲線405は変化する。前述した補正処理における検光線駆動回路204、電流測定回路16"等を用いた発光量の測定により、この発光特性曲線405が得られる。劣化補正回路209には、この発光特性曲線405に基づいて、適切な信号変換曲線404が設定される。その後、通常の表示期間においては、この信号変換曲線404を用いて、劣化補正回路209により、階調レベルD1、D2、・・・、D6に対して信号レベルV1、V2、・・・、V6の画像信号が信号線駆動回路12から出力されるように各階調レベルに対する調整が施される。このため、各画素10においては、劣化後の発光特性曲線405に従って、劣化前と同じ発光量が劣化後も得られることになる。なお、本実施例では、有機EL素子224の発光に対するしきい値電圧の

劣化も考慮されている。

以上のように12実施例によれば、各画素10における有機EL素子224の 発光量をPINタイオード110を用いて測定するので、駆動電流量を測定する 第11実施例の場合よりも、劣化による発光量低下をより正確に補正することが 可能となる。

なお、本実施例では、全ての画素10に対して発光量の測定を行い、その測定 値をフレームメモリ207に記憶したが、いくつかの抜き取った画素10に対し て、あるいは、まとまった画素プロックに対して発光量の測定を行い、その測定 値を記憶してもよい。また、ここでは、全ての画素10に対して各々異なる補正 量を施したが、適当な処理の後に、まとまった画素プロックやパネル全体に対し て補正してもよい。

また、本実施例では、光励起電流を発生させるモニタ用受光素子として、PINダイオード110を用いたが、電界効果型トランジスタ等の半導体素子を用いてもよい。このとき、電界効果型トランジスタのゲート電極に印加される電位としては、有効に光励起電流を発生させる電位が選択される。更に、有機EL素子224からの発光がチャネルに到達するために、トップゲート型、正スタガ型、进スタガ型、チャネルエッチ型またはチャネルストッパ型などから、適した構成が用いられ、ゲート電極もITOで形成される可能性がある。更にまた、本実施例では好ましくは、各駆動回路や各画素回路内に形成されるTFTと、光励起電流を発生させる半導体素子としてのPINダイオードとが、同一の工程で形成される。このようにすれば、PINダイオードを形成するための工程を別途設けなくて済むので有利である。

(第13実施例)

図22に、本発明の第13実施例のTFT-OELDを備えた表示装置における劣化補正方法を示す。第13実施例の表示装置のハードウエア構成は、第11 家施例或いは第12実施例の場合と同様であるのでその説明は省略する。

第13実施例では、図21を用いて説明された、劣化補正回路209における 発光量測定により得られた発光特性曲線405に基づく信号変換曲線404の設 定方法が第12実施例の場合と異なる。

第13実施例では、データ信号の電圧値の調整が、或る既定の信号レベルから他の既定の信号レベルへと変換することにより行われる。即ち、有機EL素子224が劣化し発光量が低下した場合に対応する図21(b)において、補正された後のデータ信号の信号レベルV1、V2、…、V6を、信号線駆動回路12の電源等の制約により予め定められている離散化された電位の中から選ぶことにより、発光特性曲線405に対する信号変換曲線404を設定する。これにより、発光量の線形性は損なわれるが、階調反転は起こっていないので、肉眼では良好な階調件が得られる。

以上のように第13実施例によれば、信号線駆動回路12において、限られた 種類の電位の電源を用いて、経時劣化による発光量低下に対する補正を行うこと が可能となる。

尚、以上の第1実施例から第13実施例では、スイッチングTFTを備えて画素回路を構成したが、例えば、駆動用TFTのゲートに走査信号を走査線から直接供給すると共にデータ信号を駆動用TFTのソースに信号線から直接供給するとにより、データ信号を駆動用TFTのソース及びドレインを介して有機EL素子に供給して、有機EL素子を駆動するように構成してもよい。即ち、この場合にも、各画素に設けられた有機EL素子や駆動用TFTにおける経時劣化による駆動電流や発光量の低下を本発明により補正することが可能となる。また、各画素回路に設けられたスイッチングTFTは、そのゲートに印がする走査信号の電圧極性を合わせさえすれば、ロチャネル型TFTから構成してもよいし、pチャネル型TFTから構成してもよいし、pチャネル型TFTから構成してもよい。

(電子機器)

次に、以上各実施例において詳細に説明した表示装置を備えた電子機器の実施 例について図23から図26を参照して説明する。

先ず図23に、このように表示装置を備えた電子機器の概略構成を示す。

図23において、電子機器は、表示情報出力源1000、表示情報処理回路1 002、駆動回路1004、表示パネル1006、クロック発生回路1008並 びに電源回路1010を備えて構成されている。

前述した各実施例における表示装置は、本実施例における表示パネル1006

及び駆動回路1004に相当する。従って、表示パネル1006を構成するTFTアレイ基板の上に、駆動回路1004を搭載してもよく、更に表示情報処理回路1002等を搭載してもよい。或いは、表示パネル1006を搭載するTFTアレイ基板に対し駆動回路1004を外付けして構成してもよい。

表示情報出力源1000は、ROM (Read Only Memory)、RAM (Random Access Memory)、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含み、クロック発生回路1008からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路1002に出力する。表示情報処理回路1002は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基でいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基でいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基でいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基でいて入力された表示情報からデジタル信号を順次生成し、クロック信号に基では、表示パネル200を駆動する。電源回路1010は、上述の各回路に所定番源を供給する。

次に図24か6図25に、このように構成された電子機器の具体例を夫々示す。 図24において、電子機器の他の例たるマルチメディア対応のラップトップ型 のパーソナルコンピュータ (PC) 1200は、上述した表示パネル200がトップカパーケース1206内に備えられており、更にCPU、メモリ、モデム等 を収容すると共にキーボード1202が組み込まれた本体1204を備えている。

また図25に示すように、駆動回路1004や表示情報処理回路1002を 搭載しない表示パネル1304の場合には、駆動回路1004や表示情報処理回 路1002を含むIC1324がポリイミドテープ1322上に実装されたTC P (Tape Carrier Package) 1320に、TFTアレイ基板1の周辺部に設け られた異方性導電フィルムを介して物理的且つ電気的に接続して、表示パネルと して、生産、販売、使用等することも可能である。

以上図24から図25を参照して説明した電子機器の他にも、テレビ、ビュー ファインダ型又はモニタ直視型のビデオテーブレコーダ、カーナビゲーション装 置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーショ ン(EWS)、携帯電話、テレビ電話、POS端末、タッチパネルを備えた装置

筝などが図23に示した電子機器の例として挙げられる。

以上説明したように、本実施例によれば、有機EL素子等の電流駆動型発光素 子やカレントTFT等の駆動素子における経時劣化による悪影響が表示上に及ぶ ことなく、高品質の画像表示を長期に亘って行える各種の電子機器を実現できる。

産業上の利用可能性

本発明に係る表示装置は、有機EL素子、無機EL素子、ライトエミッティング ポリマー、LED等の各種の電流駆動型発光素子とこれを駆動するTFT等の駆 動素子とを備えた表示装置として利用可能であり、更に、本発明に係る画素回路 は、各種のアクティブマトリクス駆動方式の表示装置に利用可能である。また、 本発明に係る電子機器は、このような画素回路や表示装置を用いて構成され、高 品質の画像表示を長期に亘って行える電子機器等として利用可能である。

請求の範囲

1. 画素毎に設けられた電流駆動型の発光素子と、

該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧 に応じて制御する駆動素子と、

前記発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配 線を介して供給する電源部と、

前記駆動素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、 前記信号配線を介して所定電圧のデータ信号を前記駆動素子に供給したときに 前記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発 光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電 源及び前記信号配線駆動部におけるデータ信号のうち少なくとも一方の電圧を調 整する電圧調整部と

を備えたことを特徴とする表示装置。

- 2. 前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧 によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流 が添れる藻簲トランジスタからなることを特徴とする請求項1に記載の表示装置。
- 3. 前記電圧調整部は、前記所定電圧のデータ信号を前記駆動素子に供給した ときの前記駆動電流の電流量を測定する電流量測定部と、該測定された電流量が 予め設定された基準電流量に近付くように前記少なくとも一方の電圧を調整する 雷圧制御部とを備えたことを特徴とする請求項1に記載の表示装置。
- 4. 前記電圧調整部は、前記所定電圧のデータ信号を前記駆動素子に供給した ときの前記発光量を測定する発光量測定部と、該測定された発光量が予め設定さ れた基準発光量に近付くように前記少なくとも一方の電圧を調整する電圧制御部 とを備えたことを特徴とする請求項1に記載の表示装置。
- 5. 表示期間に先立つ非表示期間に、前記少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラを更に備えたことを特徴とする請求項1に記載の表示装置。
- 6. 表示領域において画素毎に設けられた電流駆動型の表示用発光素子と、

該画素毎に設けられており前記表示用発光素子に流れる駆動電流をデータ信号 の電圧に応じて制御する駆動素子と、

前記表示用発光素子に前記駆動電流を前記駆動素子を介して流すための電源を 電源配線を介して供給する電源部と、

前記駆動素子に前記データ信号を信号配線を介して供給する信号配線駆動部と、 モニタ用領域に設けられており前記表示用発光素子と同様に電流駆動される電 流駆動型のモニタ用発光素子と、

該モニタ用発光素子における電流量及び発光量のうち少なくとも一方が所定基準値に近付くように、前記電源部における電源及び前記信号配線駆動部における データ信号のうち少なくとも一方の電圧を調整する電圧調整部と

を備えたことを特徴とする表示装置。

- 7. 前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電圧 によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電流 が流れる薄膜トランジスタからなることを特徴とする請求項6に記載の表示装置。
- 8. 前記電圧調整部は、前記モニタ用発光素子における電流量を測定する電流 量測定部と、該測定された電流量が予め設定された基準電流量に近付くように前 記少なくとも一方の電圧を調整する電圧制御部とを備えたことを特徴とする請求 項6に記載の表示装置。
- 9. 前記電圧調整部は、前記モニタ用発光素子における発光量を測定する発光 量測定部と、該測定された発光量が予め設定された基準発光量に近付くように前 記少なくとも一方の電圧を調整する電圧制御部とを備えたことを特徴とする請求 項6に記載の表示装置。
- 10. 表示期間に先立つ非表示期間に前記少なくとも一方の電圧を調整するように前記電圧調整部を制御するコントローラを更に備えたことを特徴とする請求項6に記載の表示装置。
- 11. 前記表示用発光素子と前記モニタ用発光素子とが、同一の基板上に形成されていることを特徴とする請求項6に記載の表示装置。
- 12. 前記表示用発光素子と前記モニタ用発光素子とが、同一の製造工程により形成されていることを特徴とする請求項 6 に記載の表示装置。

13. 前記電源部は、表示期間に前記表示用発光素子及び前記モニタ用発光素 子の両方に前記駆動電流を流すための電源を供給することを特徴とする請求項6 に記載の表示装置。

14. 少なくともデータ信号が供給される信号配線並びに駆動電流を流すため の電源が供給される第1及び第2給電線が設けられた表示装置の表示領域を構成 するマトリクス状の複数の画素の各々に設けられる画素回路であって、

前記第1及び第2給電線間に接続された電流駆動型の発光素子と、

前記第1及び第2給電線間に前記発光素子と直列に接続されたソース及びドレインを介して前記発光素子を流れる前記駆動電流を、ゲートに供給される前記データ信号の電圧に応じて制御する第1薄膜トランジスタ素子と、

前記駆動電流の電流量の減少及び前記発光素子の発光量の減少のうち少なくと も一方に応じて前記駆動電流を増加させる駆動電流補償素子と

を備えたことを特徴とする画素回路。

15. 前記信号配線は、前記データ信号が供給される信号線及び走査信号が供 給される走査線を含み、

前記走査信号がゲートに供給されると共にソース及びドレインを介して前記データ信号が前記第1 薄膜トランジスタのゲートに供給されるように接続された第2 薄勝トランジスタを更に備えたことを特徴とする請求項14に記載の画素回路。

- 16. 前記駆動電流補償素子は、前記発光素子の両端の電圧と前記駆動電流の 電流量との関係に依存して、前記第1 給電線と前記第2 給電線との間の抵抗を調 整することを特徴とする請求項14に記載の画素回路。
- 17. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、

前記駆動電流補債素子は、ゲートが前記発光素子の前記第1給電線側の電極に 接続され、ソース及びドレインが前記発光素子と前記第2給電線との間に前記発 光素子と直列に接続されたカチャネル型の第1の補正用薄膜トランジスタを含む ことを特徴とする請求項16に記載の画素回路。

18. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されてお り、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に 接続され、ソース及びドレインが前記発光素子と前記第2給電線との間に前記発 光素子と直列に接続されたpチャネル型の第1の補正用薄膜トランジスタを含む ことを特徴とする請求項16に記載の画案回路。

19. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されてお カ.

前記駆動電流補償素子は、ゲートが前記発光素子の前記第2給電線側の電極に 接続され、ソース及びドレインが前記発光素子と前記第1給電線との間に前記発 光素子と直列に接続されたpチャネル型の第2の補正用薄膜トランジスタを含む ことを特徴とする請求項16に記載の画案回路。

20. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第2 給電線側の電極に 接続され、ソース及びドレインが前記発光素子と前記第1 給電線との間に前記発 光素子と直列に接続されたnチャネル型の第2の補正用薄膜トランジスタを含む ことを特徴とする詰求項16に記載の画素回路。

- 21. 前記第1 薄膜トランジスタのゲートに接続されており、前記第1 薄膜トランジスタのゲート電圧を保持する保持容量を更に備えたことを特徴とする請求項14に記載の画素回路。
- 22. 前記駆動電流補償素子は、前記発光素子の両端の電圧と前記駆動電流の 電流量との関係に依存して、前記第1及び第2給電線の一方と前記保持容量との 間の抵抗を調整することを特徴とする請求項21に記載の画素回路。
- 23. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に 接続され、ソース及びドレインが前記保持容量と前記第1給電線との間に接続さ れた、前記第1薄膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜 トランジスタを含むことを特徴とする請求項22に記載の画素回路。

24. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されてお

り、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に 接続され、ソース及びドレインが前記保持容量と前記第1給電線との間に接続さ れた、前記第1薄膜トランジスタと同じn又はpチャネル型の第3の補正用薄膜 トランジスタを含むことを特徴とする請求項22に記載の画素回路。

25. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第1給電線側の電極に接続され、ソース及びドレインが前配保持容量と前記第2給電線との間に接続された、前記第1薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄膜トランジスタを含れことを特徴とする請求項22に記載の画素回路。

26. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、

前記駆動電流補償素子は、ゲートが前記発光素子の前記第1 給電線側の電極に 接続され、ソース及びドレインが前記保持容量と前記第2 給電線との間に接続さ れた、前記第1 薄膜トランジスタと反対のn又はpチャネル型の第4の補正用薄 膨トランジスタを含むことを特徴とする請求項22に記載の画素回路。

- 27. 前記駆動電流補償素子は、前記発光素子の両端の電圧と前記発光量との 関係に依存して、前記第1給電線と前記第2給電線との間の抵抗を調整すること を特徴とする請求項14に記載の画素回路。
- 28. 前記駆動電流補償素子は、前記発光素子の両端の電圧と前記発光量との 関係に依存して、前記第1及び第2給電線の一方と前記保持容量との間の抵抗を 調整することを特徴とする請求項21に記載の画素回路。
- 29. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されてお b、

前記第1薄膜トランジスタは、pチャネル型であり、

前記駆動電流補償素子は、前記保持容量と前記第1給電線との間に接続された 第1の補正用薄膜フォトダイオードを含むことを特徴とする請求項28に記載の 画素回路。

30. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、

前記第1薄膜トランジスタは、pチャネル型であり、

前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第1拾電線との間に接続された第5の補正用薄膜トランジスタを含むことを特徴とする請求項28に記載の画案同路。

31. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、

前記第1薄膜トランジスタは、 nチャネル型であり、

前記駆動電流補償素子は、前記保持容量と前記第1給電線との間に接続された 第1の補正用薄膜フォトダイオードを含むことを特徴とする請求項28に記載の 画素回路。

32. 前記第1 給電線の電位は、前記第2 給電線よりも低電位に設定されており、

前記第1薄膜トランジスタは、 nチャネル型であり、

前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第1給電線との間に接続された第5の補正用薄膜トランジスタを含むことを特徴とする請求項28に記載の画素同路。

33. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されてお り、

前記第1薄膜トランジスタが、 n チャネル型であり、

前記駆動電流補償素子は、前記保持容量と前記第2給電線との間に接続された 第2の補正用薄膜フォトダイオードを含むことを特徴とする請求項28に記載の 両素同路。

34. 前記第1給電線の電位は、前記第2給電線よりも高電位に設定されており、

前記第1薄膜トランジスタが、 nチャネル型であり、

前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第2給電 線との間に接続された第6の補正用薄膜トランジスタを含むことを特徴とする請

求項28に記載の画素回路。

35. 前記第1 給電線の電位は、前記第2 給電線よりも低電位に設定されており、

前記第1薄膜トランジスタが、pチャネル型であり、

前記駆動電流補償素子は、前記保持容量と前記第2給電線との間に接続された 第2の補正用薄膜フォトダイオードを含むことを特徴とする請求項28に記載の 両素同路。

36. 前記第1給電線の電位は、前記第2給電線よりも低電位に設定されており、

前記第1薄膜トランジスタが、pチャネル型であり、

前記駆動電流補償素子は、ソース及びドレインが前記保持容量と前記第2給電線との間に接続された第6の補正用薄膜トランジスタを含むことを特徴とする請求項28に記載の画素回路。

- 37. 前記駆動電流補債素子は、前記第1 薄膜トランジスタと同一の製造工程 により形成される薄膜トランジスタを含むことを特徴とする請求項14 に記載の 而素回路。
- 38. 画素毎に設けられた電流駆動型の発光素子と、

該画素毎に設けられており前記発光素子に流れる駆動電流をデータ信号の電圧 に応じて制御する駆動素子と、

前記発光素子に前記駆動電流を前記駆動素子を介して流すための電源を電源配 線を介して供給する電源部と、

画像信号源から入力される画像信号に対応する電圧を持つデータ信号を信号線 を介して前記駆動案子に供給する信号線駆動回路と、

前記信号線を介して所定電圧のデータ信号を前記駆動素子に供給したときに前 記発光素子を流れる駆動電流の電流量及び前記発光素子から発せられる光の発光 器のうち少なくとも一方を測定する測定部と、

前記画像信号源と前記信号線駆動回路との間に介在しており前記測定された電 流量及び発光量の少なくとも一方が所定基準値に近付くように前記画像信号を補 下した後に前記信号線駆動回路に入力する補正回路と

を備えたことを特徴とする表示装置。

39. 前記駆動素子は、ゲートに前記データ信号が供給されると共にゲート電 圧によりコンダクタンスが制御されるソース及びドレイン間を介して前記駆動電 流が流れる薄膜トランジスタからなることを特徴とする請求項38に記載の表示 装置。

40. 前記測定された電流量及び発光量の少なくとも一方を記憶するメモリ装 圏を更に備えており、

前記補正回路は、該記憶された電流量及び発光量の少なくとも一方に基づいて 前記画像信号を補正することを特徴とする請求項38に記載の表示装置。

41. 前記電源配線は、画素列に対応して設けられており、

前記測定部は、前記駆動電流の電流量を測定し、

前記電源配線を表示期間に前記電源部の側に接続すると共に非表示期間に前記 測定部の側に接続する切換スイッチと、順次パルスを前記電源配線の各々に対応 して順次出力するシフトレジスタと、前記非表示期間に前記順次パルスに応じて 前記電源配線の各々と前記測定部との間の導通を順次制御する伝送スイッチとを 含む共通線駆動回路を更に備えたことを特徴とする請求項38に記載の表示装置。 42. 前記測定部は、前記発光量を測定し、

画素列に対応して設けられており前記発光量を示す電気信号を前記測定部に伝送する検光線と、

順次パルスを前記検光線の各々に対応して順次出力するシフトレジスタと、非 表示期間に前記順次パルスに応じて前記検光線の各々と前記測定部との間の導通 を順次制御する伝送スイッチとを含む検光線駆動回路と

を更に備えたことを特徴とする請求項38に記載の表示装置。

- 43. 前記測定部は、半導体素子の光励起電流によって前記発光量を測定する ことを特徴とする請求項38に記載の表示装置。
- 44. 前記半導体素子がPINダイオードであることを特徴とする請求項43 に記載の表示装置。
- 45. 前記半導体素子が電界効果型トランジスタであることを特徴とする請求 項43に記載の表示装置。

46. 前記駆動素子は薄膜トランジスタからなり、該薄膜トランジスタと前記 半導体素子とが、同一の工程で形成されることを特徴とする請求項43に記載の 表示装置。

- 47. 前記駆動素子は、600℃以下の低温プロセスで形成された、多結晶シ リコン藻膜トランジスタからなることを特徴とする請求項38に記載の表示装置。
- 48. 前記発光素子は、インクジェットプロセスで形成された、有機エレクトロルミネッセンス素子からなることを特徴とする請求項38に記載の表示装置。
- 49 前記測定部は、前記駆動電流及び前記発光量の少なくとも一方の測定を 画素毎に行い、

前記補正回路は、該画素毎に前記画像信号を補正することを特徴とする請求項3.8に記載の表示装置。

50. 前記測定部は、前記駆動電流及び前記発光量の少なくとも一方の測定を 複数の画素からなる所定単位毎に行い、

前記補正回路は、該所定単位毎に前記画像信号を補正することを特徴とする請求項38に記載の表示装置。

- 51. 前記補正回路は、前記画像信号の信号レベルを既定の信号レベルから他 の既定の信号レベルへと変換することにより前記画像信号を補正することを特徴 とする請求項38に記載の表示装置。
- 52. 請求項14に記載の画素回路を画素毎に備えたことを特徴とする表示装置。
- 53. 請求項1に記載の表示装置を備えたことを特徴とする電子機器。
- 54. 請求項6に記載の表示装置を備えたことを特徴とする電子機器。
- 55. 請求項38に記載の表示装置を備えたことを特徴とする電子機器。










図 2





































図11




図12




図13




図14




図15




図16





図17









図19
















18/22





(a)



(b)

図 2 3 電子機器の概要構成を示すブロック図




図24

パーソナルコンピュータの外観を示す正面図





図25

TCPを用いた表示装置の外観を示す斜視図



INTERNATIONAL SEARCH REPORT

International application No. PCT/JP98/00971

. CLASSIFICATION OF SUBJECT MATTER Int.Cl⁶ G09G3/30, H05B33/08

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
Int.Cl⁶ G09G3/00-3/38, H05B33/00-33/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1926–1996 Toroku Jitsuyo Shinan Koho 1994–1998

Kokai Jitsuyo Shinan Koho 1971-1995

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP, 8-227276, A (Pioneer Electronic Corp.), September 3, 1996 (03. 09. 96) (Family: none)	1-13, 38-51, 53-55
A	JP, 8-227276, A (Pioneer Electronic Corp.), September 3, 1996 (03. 09. 96) (Family: none)	14-37, 52
A	JP, 61-45281, A (Fujitsu Kiden Ltd.), March 5, 1986 (05. 03. 86) (Family: none)	1, 2, 4, 38, 39, 43, 44, 45, 47, 49, 53, 55
Y	JP, 9-64365, A (Matsushita Electric Industrial Co., Ltd.), March 7, 1997 (07. 03. 97) (Family: none)	47
Y	JP, 4-269790, A (Matsushita Electric Industrial Co., Ltd.), September 25, 1992 (25. 09. 92) (Family: none)	6, 7, 9, 13, 54

| Further documents are listed in the continuation of Box C. See patent family annex. Special categories of eited documents: later document published after the international filing date or priority "A" document defining the general state of the art which is not date end not in conflict with the application but cited to understand considered to be of particular relevance the priociple or theory underlying the invention "X" document of particular relevance; the elaimed invention cannot be "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is considered novel or cannot be considered to invalve an investive step cited to establish the publication date of another citation or other when the document is taken aloos "Y" document of particular relevance; the claimed invention cannut be special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other considered to involve ao inventive step when the document is combined with nne or more other such docu ments, such combination document published prior to the international filiog date but later than being obvious to a persoo skilled in the art the priority date claimed "&" document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report June 2, 1998 (02. 06. 98) June 16, 1998 (16. 06. 98) Name and mailing address of the ISA/ Authorized officer Japanese Patent Office

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP98/00971

			PCT/JP98/00971	
(Continua	tion). DOCUMENTS CONSIDERED TO BE RELEVA	ANT		
Category*	Citation of document, with indication, where appro	opriate, of the relev	ant passages	Relevant to claim l
A	JP, 8-54835, A (NEC Corp.), February 27, 1996 (27. 02. 96)	(Family:	none)	14-37, 52

Form PCT/ISA/210 (continuation of second sheet) (July 1992)

国際調査報告	国際出願番号	PCT/JP98	3/00971	
A. 発明の属する分野の分類 (国際特許分類 (IPC)) Int. C1° G09G3/30, H05B33/08	8			
B. 調査を行った分野				
調査を行った最小限資料 (国際特許分類 (IPC)) Int. Cl ^e G09G3/00~3/38, H05B:	33/00~33/28			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新業公報 1926-1996 日本国公開実用新業公報 1971-1995 日本国登録実用新業公報 1994-1998				
国際調査で使用した電子データベース(データベースの名名	水、調査に使用した用語)			
C. 関連すると認められる文献			nn'str L v	
引用文献の カテゴリー* 引用文献名 及び一部の箇所が関連する	るときは、その関連する箇別	所の表示	関連する 請求の範囲の番号	
Y JP, 8-227276, A (%) 1996 (03.09.96) (7	(オニア株式会社), ファミリーなし)	03.9月	$ \begin{array}{r} 1 - 1 & 3 & , \\ 3 & 8 - 5 & 1 & , \\ 5 & 3 - 5 & 5 & . \end{array} $	
A JP, 8-227276, A (%) 1996 (03.09.96) (7	(オニア株式会社) , ファミリーなし)	03.9月	14-37, 52	
,				
区 C欄の続きにも文献が列挙されている。	□ パテントファミ	リーに関する別	紙を参照。	
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示し 「E」先行文献ではあるが、国際出類日以後に公表された。 の 「L」優先権主張に疑義を提起する文献又は他の文献の発 日若しくは他の特別と理由を確立するために引用す: 文献(理由を付す) 「O」「頭による脚示、使用、展示等に言及する文献 「P」国際出版日前で、かつ優先権の主張の基礎となる出	す 「T」国際出願日又は て出願と矛盾す。 論の理解のため。 「X」特に関連のある。 の新規性又は進 5 「Y」特に関連のある。 上の文献との。 よって進歩性が、	月の後に公表された文献 勝出版目又は後年18年に公表された文献であって 出版と矛盾するものではなく、発明の原理又は理 の理解のために引用するもの は関連のある文献であって、当該文献のみで発明 新規性又は進歩性がないと考えられるもの に関連のある文献であって、当該文献と他の1以 の文献との、当案者にとって自明である組合せに って進歩性がないと考えられるもの ニーパテントファミリー文献		
国際調査を完了した日 02,06.98	国際調査報告の発送日	1 6.06,98	3	
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915	特許庁審査官(権限の 奥 村 元	宏		
東京都千代田区霞が関三丁目4番3号	電話番号 03-35	81-1101	内線 3530	

那院		

国際出願番号 PCT/JP98/00971

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 61-45281, A (富士通機電株式会社), 05.3 月.1986(05.03.86) (ファミリーなし)	1, 2, 4, 38, 39, 43, 44, 45, 47, 49, 53, 55
Y	JP, 9-64365, A(松下電器産業株式会社), 07.3 月.1997(07.03.97) (ファミリーなし)	4 7
Y	JP, 4-269790, A(松下電器産業株式会社), 25.9月.1992(25.09.92) (ファミリーなし)	6, 7, 9, 13, 54
A	JP, 8-54835, A (日本電気株式会社), 27.2月.1 996 (27.02.96) (ファミリーなし)	14-37, 52
		÷
	*	
	·	
	0	